“G06F15/76”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果365个，建议您升级VIP下载更多相关专利

[发明专利]行缓存单元、加速单元、片上系统和行缓存配置方法-CN202111486966.7有效
发明人：程茂林 -专利权人：平头哥（上海）半导体技术有限公司
申请日： 2021-12-07 - 公布日： 2023-10-20 - 主分类号： G06F15/76 文献下载
摘要：本申请实施例提供了一种行缓存单元、加速单元、片上系统和行缓存配置方法，该行缓存单元用于在画面显示过程中缓存L个图层的图像数据，所述行缓存单元包括M个缓存块，其中，L为正整数，M为大于1的正整数；所述M个缓存块组成K个缓存块组，第j缓存块组包括mj个缓存块，每个图层通过相对应的至少一个缓存块组缓存图像数据，其中，K为正整数，mj为正整数，1≤j≤K，#imgabs0#每个所述缓存块组对应于一个图层，该缓存块组包括的缓存块组成一个深度和位宽满足该图层进行图像数据缓存的需求的行缓存区。本方案能够减小显示系统中行缓存资源的浪费。
缓存单元加速系统配置方法

[发明专利]计算单元及其运行方法-CN201810026602.2有效
发明人： A.奥伊;N.班诺 -专利权人：罗伯特·博世有限公司
申请日： 2018-01-11 - 公布日： 2023-09-26 - 主分类号： G06F15/76 文献下载
摘要：本发明涉及计算单元，具有至少一个计算核心(110a、110b、110c)、初级存储装置(120)和至少一个主连接单元(130)，主连接单元用于将至少一个计算核心与初级存储装置(120)连接，计算单元(100)具有至少两个功能单元(140、140a、140b......140m；1400；1400a；1400b；1400c；1400e；1400f；1400g)，其中，至少两个功能单元中的至少一个第一功能单元(140a)被构造用于，a)从至少两个功能单元中的至少一个另外的功能单元(140、140b)接收第一数据，和/或b)将第二数据发送到至少两个功能单元中的至少一个另外的功能单元(140、140b)。
计算单元及其运行方法

[发明专利]数据处理装置、方法、电子设备和存储介质-CN202310798639.8在审
发明人：刘梁;请求不公布姓名;请求不公布姓名;魏杰;请求不公布姓名;罗航 -专利权人：昆仑芯（北京）科技有限公司
申请日： 2023-06-30 - 公布日： 2023-09-22 - 主分类号： G06F15/76 文献下载
摘要：本公开提供了一种数据处理装置，涉及人工智能技术领域，尤其涉及芯片技术领域。该装置包括：M个类型的计算单元，其中，M为大于或等于1的整数，M个类型的计算单元中第m类计算单元的数目为至少一个，m为大于或等于1且小于或等于M的整数；控制单元，配置为：根据第m类计算单元的任务数目，确定第m类计算单元的第一繁忙度指标值；根据第m类计算单元的功耗信息和M个类型的计算单元的实时功耗，确定第m类计算单元的第二繁忙度指标值；以及根据第m类的计算单元的计算能力、第一繁忙度指标值以及第二繁忙度指标值，确定第m类计算单元的目标使用率。本公开还提供了一种数据处理方法、电子设备和存储介质。
数据处理装置方法电子设备存储介质

[发明专利]一种两路缓存的计算型服务器系统-CN202310231967.X在审
发明人：沈伍强;崔磊;龙震岳;张小陆;沈桂泉;张金波 -专利权人：广东电网有限责任公司
申请日： 2023-03-10 - 公布日： 2023-08-29 - 主分类号： G06F15/76 文献下载
摘要：本发明涉及服务器系统领域，且公开了一种两路缓存的计算型服务器系统，包括计算型CPU、内存型CPU、计算模块、存储模块、系统负载模块以及显示模块，所述计算型CPU向计算模块发出指令，所述内存型CPU向存储模块发出指令，所述计算模块接收计算型CPU的指令对个人所得税以及银行贷款进行计算，并将计算后的结果传输至存储模块，所述存储模块接收内存型CPU的指令后对计算模块传输的数据信息进行存储，所述系统负载模块包括计算单元、判定单元以及警报单元，通过设有计算型CPU、内存型CPU、个人所得税计算单元、银行贷款计算单元以及系统负载模块，具备两路缓存功能，帮助用户更好地进行抉择，减少利益损失。
一种缓存计算服务器系统

[发明专利]消息通知方法及装置-CN202080107858.1在审
发明人：刘荣国;李孝严 -专利权人：华为技术有限公司
申请日： 2020-12-15 - 公布日： 2023-08-15 - 主分类号： G06F15/76 文献下载
摘要：本申请提供一种消息通知方法及装置，能够解决需要主芯片的软件发出多个查询命令，才能得知闪存的命令执行状态的问题，减少了额外的软件开销，且适用于主芯片的逻辑电路主动向闪存发起休眠请求的情况。该消息通知方法包括闪存接收来自主芯片的第一休眠请求。闪存检测本端发起的工作命令的执行状态。其中，工作命令用于发起和主芯片之间的读/写操作。闪存向主芯片发送第一通知，其中，第一通知用于指示工作命令的执行状态。
消息通知方法装置

[发明专利]优化装置及优化装置的控制方法-CN201910982755.9有效
发明人：神田浩一;田村泰孝;松村秀敏 -专利权人：富士通株式会社
申请日： 2019-10-16 - 公布日： 2023-08-11 - 主分类号： G06F15/76 文献下载
摘要：本申请提供了一种优化装置及优化装置的控制方法。优化装置包括：多个计算电路；选择电路；识别信息计算电路以及更新电路。针对与通过转换要计算的问题而获得的伊辛模型中包括的多个旋转对应的多个位，多个计算电路中的每一个计算由于值为1的第一位的值被从1变为0以及值为0的第二位的值被从0变为1而引起的伊辛模型的第一能量改变。选择电路基于热激励能量与由多个计算电路中的每一个输出的第一能量改变之间的大小关系来输出识别具有允许被从0更新为1的值的一个第二位的第一位识别信息。
优化装置控制方法

[发明专利]处理器和处理标签的方法-CN201710749447.2有效
发明人：张学刚 -专利权人：华为技术有限公司
申请日： 2017-08-28 - 公布日： 2023-07-18 - 主分类号： G06F15/76 文献下载
摘要：本申请提供一种处理器和处理标签的方法，该处理器包括处理器核、运算实体和至少一组比较器，该处理器核，用于运行应用程序，并向该至少一组比较器发送用于标识该应用程序的目标标签；该至少一组比较器，用于确定该目标标签是否与该至少一组比较器中的一组比较器保存的预设标签相同，并将确定结果发送至该运算实体；该运算实体，用于根据该确定结果对该应用程序的优先级信息进行更新。上述技术方案可以减轻处理器核的负担，在不占用处理器核总线及计算资源的情况下实现标签的优先级判断以及更新，使得处理器核有时间进行其他的工作。因此，上述技术方案可以在不提升处理器核的制造工艺的情况下提高处理器核的工作效率，从而提高处理标签的速度。
处理器处理标签方法

[发明专利]先进的量子处理系统和方法-CN202180053518.X在审
发明人： A·S·祖拉克;W·黄;A·L·萨赖瓦德奥利韦拉;米田纯 -专利权人：迪拉克私人有限公司
申请日： 2021-08-09 - 公布日： 2023-06-23 - 主分类号： G06F15/76 文献下载
摘要：公开用于使量子位在一对处理元件之间穿梭的量子处理装置和方法。特别地，用于使量子位在包括多个处理元件的量子处理装置中从第一处理元件穿梭到第二处理元件的所公开方法包含：在所述第一处理元件与所述第二处理元件之间应用最佳偏置配置，以通过将所述量子位在所述第一处理元件与所述第二处理元件之间的一个或多个状态转变点中花费的时间减到最少的方式使所述量子位从所述第一处理元件穿梭到所述第二处理元件。
先进量子处理系统方法

[实用新型]多核计算板卡、计算机及智能计算系统-CN202222519460.8有效
发明人：谭德海 -专利权人：上海力诺通信科技有限公司
申请日： 2022-09-21 - 公布日： 2023-06-23 - 主分类号： G06F15/76 文献下载
摘要：本申请公开了一种多核计算板卡、计算机及智能计算系统，本发明提供的多核计算板卡，在PCB承载板上集成有FPGA融合卡、GPU融合卡、计算模块、交换芯片、光模块以及各种管理芯片或桥片，FPGA融合卡可以用于基于FPGA对嵌入式应用和算法提供融合，GPU融合卡可以用于基于GPU对AI应用提供融合，通过交换芯片实现多个计算模块之间的数据交换，通过光纤网卡实现光模块和计算模块之间的数据传输，提高集成的计算系统的数据传输效率，实现计算模块一端的数据光纤高速通信交互；两种融合卡可以将数据传送至计算模块，实现数据的多核计算，实现不同应用数据的处理，接入多种业务数据进行处理，实现板卡高集成性能。
多核计算板卡计算机智能系统

[发明专利]用于数据管理的系统和方法-CN201780075535.7有效
发明人：黄畅;陈亮;凌坤;周峰 -专利权人：北京地平线信息技术有限公司
申请日： 2017-12-08 - 公布日： 2023-05-26 - 主分类号： G06F15/76 文献下载
摘要：提供了用于数据管理的方法，该方法包括：将多个数据项存储在存储器内的连续空间中；执行包含共同标识所述连续空间的地址和大小的指令以将所述多个数据项从主存储器传输到芯片上的随机存取存储器(RAM)，并且所述芯片含有包括多个乘法器的计算单元；以及指示所述芯片上的所述计算单元执行如下：从所述RAM中提取所述多个数据项中的数个数据项；以及使用所述多个乘法器对所述数个数据项执行多个并行操作以产生输出数据。
用于数据管理系统方法

[发明专利]多功能存储电路和集成电路芯片-CN202010563369.9有效
发明人：刘云搏;丛伟林;段清华;王玉嫣;余梅;李建秋 -专利权人：成都华微电子科技股份有限公司
申请日： 2020-06-19 - 公布日： 2023-05-16 - 主分类号： G06F15/76 文献下载
摘要：多功能存储电路和集成电路芯片，涉及集成电路技术，本发明的多功能存储电路包括：第一MOS管、第二MOS管、第三MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管，第四反相器和第五反相器，各MOS管的衬底接地。本发明通过配置可分别实现SRAM、RAM、ROM、锁存器、触发器以及移位寄存器等功能，增强FPGA的灵活性和资源利用率、提高FPGA的功能/面积比，有利于亿门级FPGA芯片的集成。
多功能存储电路集成电路芯片

[发明专利]多时钟单状态组织型P系统的FPGA实现方法-CN201910483264.X有效
发明人：荣海娜;尚泽译;张葛祥;苑承勋 -专利权人：西南交通大学
申请日： 2019-06-04 - 公布日： 2023-04-07 - 主分类号： G06F15/76 文献下载
摘要：本发明公开了一种多时钟单状态组织型P系统的FPGA实现方法，tP由多个细胞组成，在FPGA上实现tP，首先完成单个细胞FPGA的实现，然后根据目标tP的具体结构，建立细胞间的通信，完成tP的FPGA实现。该方法考虑组织型P系统中每个细胞都有自己的时钟这一复杂情况，以极大并行方式实现了细胞间的通信，为组织型P系统的实际应用提供方法。
多时状态组织系统 fpga 实现方法

[发明专利]计算处理装置、计算设备、计算处理方法和集成电路芯片-CN202211651881.4在审
发明人：王京;吴鹏;欧阳剑;顾沧海 -专利权人：昆仑芯（北京）科技有限公司
申请日： 2022-12-19 - 公布日： 2023-03-31 - 主分类号： G06F15/76 文献下载
摘要：本公开提供了一种计算处理装置，涉及人工智能技术领域，尤其涉及集成电路技术领域和深度学习技术领域。具体实现方案为：控制单元，配置为生成计算指令和控制信号；缓存单元，与控制单元电连接，配置为接收计算指令和控制信号，并在控制信号的控制下，输出计算指令；以及计算单元，与缓存单元电连接，配置为响应于计算指令，执行计算操作。本公开还提供了一种计算设备、计算处理方法和集成电路芯片。
计算处理装置设备方法集成电路芯片

[发明专利]一种用于余弦距离最近邻搜索的存内计算架构及操作方法-CN202211025181.4在审
发明人：尹勋钊;刘哲恺;陈豪邦;卓成 -专利权人：浙江大学
申请日： 2022-08-25 - 公布日： 2023-02-03 - 主分类号： G06F15/76 文献下载
摘要：本发明公开了一种用于余弦距离最近邻搜索的存内计算架构及操作方法，包括两个基于FeFET的存储阵列、Translinear电路和WTA电路，两个存储阵列分别为第一存储阵列和第二存储阵列；所述存储阵列包括若干存储行，每个存储行由若干存储单元并联形成，所述存储单元包括电连接的FeFET和电阻，同一个存储阵列中每个存储行存有不同的存储向量；输入向量经第一存储阵列，输出所述输入向量与所有第一存储阵列的存储向量的内积X；第二存储阵列输出其存储向量中所有向量元素的平方和Y；第一存储阵列和第二存储阵列的输出值分别经电流镜输入所述Translinear电路；Translinear电路输出X2/Y至所述WTA电路。本发明在搜索能耗及搜索延时两大指标均有降低，并且架构鲁棒性佳。
一种用于余弦距离近邻搜索计算架构操作方法

[实用新型]物联网学习开发板-CN202122455790.0有效
发明人：傅涛;袁俊;陈光胜 -专利权人：上海东软载波微电子有限公司
申请日： 2021-10-12 - 公布日： 2023-01-10 - 主分类号： G06F15/76 文献下载
摘要：一种物联网学习开发板，主要用于智能化应用，包括传感器应用、通信传输、数据分析、人工智能以及控制技术，具备一定的感知能力、记忆能力、学习能力、自适用能力和决策能力，以及具备一定的人机交互能力。上述方案能够支持多种方式接入物联网，支持多种智能化应用场景及多种操作系统的移植。
联网学习开发

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 365 条