“硅硬掩模层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2803215个，建议您升级VIP下载更多相关专利

[发明专利]硅通孔的形成方法-CN201110109844.6有效
发明人：洪中山 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2011-04-28 - 公布日： 2012-10-31 - 主分类号： H01L21/768 文献下载
摘要：一种硅通孔的形成方法，包括：提供硅衬底，在硅衬底上形成层间介质层；在层间介质层上形成硬掩模结构，所述硬掩模结构包括依次位于层间介质层上的第一硬掩模层、第二硬掩模层，所述第一硬掩模层包含金属；形成依次贯穿所述硬掩模结构、层间介质层、且底部位于硅衬底中的通孔；向所述通孔底部、侧壁及硬掩模结构上沉积绝缘材料，形成覆盖所述通孔底部、侧壁及硬掩模结构的绝缘层；依次去除位于硬掩模结构上的绝缘层、位于第一硬掩模层上的第二硬掩模层，直至露出所述第一硬掩模层；向所述通孔中填充导电材料；通过CMP去除第一硬掩模层直至露出层间介质层。本发明硅通孔的形成方法可改善所形成的硅通孔的性能。
硅通孔形成方法

[发明专利]多晶硅刻蚀方法-CN202310340066.4在审
发明人：缪振怡;温世源;张俊学 -专利权人：上海华力微电子有限公司
申请日： 2023-03-31 - 公布日： 2023-06-06 - 主分类号： H01L21/28 文献下载
摘要：本发明提供了一种多晶硅刻蚀方法，包括步骤：提供衬底，在衬底上依次形成多晶硅层和硬掩模层，硬掩模层表面形成有凹陷结构；在硬掩模层上形成抗反射涂层；以硬掩模层为刻蚀停止层对抗反射涂层进行刻蚀，且刻蚀完成后，凹陷结构中残留有抗反射涂层；以凹陷结构中的抗反射涂层作为掩模，对硬掩模层进行第一次刻蚀，以去除凹陷结构外的设定厚度的硬掩模层；对硬掩模层进行第二次刻蚀形成图案化硬掩模层，并以图案化硬掩模层为掩模对多晶硅层进行刻蚀本发明提供的方法，可对硬掩模层上的凹陷结构进行平坦化，从而提高了硬掩模层的平整度，有效避免了多晶硅残留和有源区损伤，并提高了多晶硅刻蚀工艺窗口。
多晶刻蚀方法

[发明专利]改善字线多晶硅层研磨后硬掩模层厚度均匀性的方法-CN202211246952.2在审
发明人：王德鑫;马强;米琳;宁威;高骏;吴志涛;韩笑 -专利权人：华虹半导体（无锡）有限公司
申请日： 2022-10-12 - 公布日： 2022-12-27 - 主分类号： H01L27/115 文献下载
摘要：本申请提供一种改善字线多晶硅层研磨后硬掩模层厚度均匀性的方法，包括：提供一衬底，衬底分为核心区和外围区，核心区上形成有多个闪存栅结构；沉积硬掩模层，覆盖核心区和外围区；刻蚀硬掩模层，在核心区的硬掩模层中形成多个条状沟槽；沉积字线多晶硅层，覆盖硬掩模层并填满多个条状沟槽；研磨字线多晶硅层和硬掩模层至硬掩模层的厚度比预定厚度多出预留部分时终止；实施浸泡工艺去除硬掩模层的预留部分。通过先将硬掩模层研磨至比预定厚度多出预留部分再实施浸泡工艺去除该预留部分的方式，提高字线多晶硅层研磨后硬掩模层厚度的均匀性，减少后续刻蚀硬掩模层时硬掩模层的残留。
改善多晶研磨后硬掩模层厚度均匀方法

[发明专利]没有残余物的硬掩模修整-CN200780020952.8有效
发明人：汤姆·A·坎普 -专利权人：朗姆研究公司
申请日： 2007-06-01 - 公布日： 2009-06-17 - 主分类号： H01L21/3213 文献下载
摘要：提供一种将特征蚀刻进多晶硅层的方法。硬掩模层提供在该多晶硅层之上。光刻胶掩模形成在该硬掩模层之上。通过该光刻胶掩模蚀刻该硬掩模层以形成图案化硬掩模。通过提供包含氧气和含氟化合物的不含碳修整气体来修整该图案化硬掩模，由该修整气体形成等离子，和并且修整该硬掩模。通过该硬掩模将特征蚀刻进该多晶硅层。
没有残余物硬掩模修整

[发明专利]制造半导体器件的方法-CN201910210667.7有效
发明人：朴成珉;张世明;金奉秀;朴济民 -专利权人：三星电子株式会社
申请日： 2019-03-19 - 公布日： 2023-07-07 - 主分类号： H01L21/033 文献下载
摘要：一种方法包括：通过在衬底上沉积支撑掩模层、多晶硅层和硬掩模层并蚀刻硬掩模层，来形成硬掩模图案；通过使用硬掩模作为蚀刻掩模蚀刻多晶硅层来形成预多晶硅图案；氧化预多晶硅图案的侧表面，以形成多晶硅图案和氧化硅层；形成覆盖氧化硅层的侧面的隔墙图案；在支撑掩模层的顶表面上形成牺牲层，以覆盖氧化硅层和隔墙图案；蚀刻牺牲层和氧化硅层；通过使用多晶硅图案和隔墙图案作为蚀刻掩模蚀刻支撑掩模层来形成支撑掩模图案；以及通过使用支撑掩模图案作为蚀刻掩模蚀刻衬底来形成触发引脚
制造半导体器件方法

[发明专利]形成半导体器件微图案的方法-CN200810130740.1无效
发明人：郑宇荣 -专利权人：海力士半导体有限公司
申请日： 2008-07-14 - 公布日： 2009-03-11 - 主分类号： H01L21/00 文献下载
摘要：一种形成半导体器件微图案的方法，在半导体衬底上形成蚀刻目标层、硬掩模层、含硅的底部抗反射涂层(BARC)和第一辅助图案。蚀刻含硅BARC层以形成含硅BARC图案。在含硅BARC图案和第一辅助图案的表面上形成绝缘层。在硬掩模层和绝缘层上形成第二辅助层。实施蚀刻工艺使得第二辅助层保留在含硅BARC图案之间的硬掩模层上，由此形成第二辅助图案。除去在第一辅助图案上以及含硅BARC图案与第二辅助图案之间的单元栅极区域中绝缘层。蚀刻硬掩模层，由此形成硬掩模图案。使用硬掩模图案作为蚀刻掩模对蚀刻目标层进行蚀刻。
形成半导体器件图案方法

[发明专利]存储器中的钨/二氧化硅交界面的衬垫-CN200880117519.0有效
发明人： Y·塔纳卡;S·J·拉迪干;U·拉古拉姆 -专利权人：桑迪士克3D公司
申请日： 2008-09-26 - 公布日： 2010-12-01 - 主分类号： H01L27/102 文献下载
摘要：在其上方沉积硅层。在硅上方沉积金属硬掩模。在金属硬掩模上方沉积电介质硬掩模。在电介质硬掩模上方沉积光刻胶，由此多个牺牲柱由穿过光刻胶的金属硬掩模层形成，以便牺牲柱从硅层延伸出。界面层被设置在导电材料层和硬掩模层之间以增强多个牺牲柱中的每一个与导电材料层之间的粘合，从而通过防止由于牺牲柱脱落或跌落而使多个牺牲柱过早地从硅层上脱离来优化由硅形成结型二极管。
存储器中的二氧化硅界面衬垫

[发明专利]制造极紫外光掩模的方法-CN201811083041.6在审
发明人：林云跃 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-09-17 - 公布日： 2019-04-05 - 主分类号： G03F1/24 文献下载
摘要：一种制造极紫外光掩模的方法，包括在掩模基板的第一主表面上方形成钼/硅多层堆叠，上述钼/硅多层堆叠包括交替的钼层及硅层。在上述钼/硅多层堆叠上方形成覆盖层。在上述覆盖层上形成吸收层。在上述吸收层上方形成硬掩模层。图案化上述硬掩模层，以形成硬掩模层图案。上述硬掩模层图案延伸到上述吸收层中，以露出上述覆盖层以及形成掩模图案。在上述掩模图案周围形成边界图案。上述边界图案延伸通过上述钼/硅多层堆叠以露出上述掩模基板以及形成围绕上述掩模图案的沟槽。沿着上述沟槽的侧壁形成钝化层。
硬掩模层堆叠多层掩模图案覆盖层吸收层边界图案极紫外光掩模基板掩模图案延伸钝化层交替的图案化主表面侧壁硅层钼层制造图案延伸

[发明专利]基板的处理方法-CN202211303665.0在审
发明人：慎志轩;吴雨珊 -专利权人：南亚科技股份有限公司
申请日： 2022-10-24 - 公布日： 2023-08-08 - 主分类号： H01L21/033 文献下载
摘要：该方法包括下列步骤：提供一基板，其包括一牺牲层和一绝缘层；形成一多晶硅硬掩模于该绝缘层上；通过该多晶硅硬掩模中的多个开口蚀刻该绝缘层和该牺牲层以形成多个通道；沉积一金属膜和一钝化膜于该多晶硅硬掩模上和这些通道中；进行一第一移除制程以移除该位于多晶硅硬掩模上方的部分该钝化膜和该金属膜；进行一第二移除制程以移除通过该钝化膜和该金属层暴露出来的部分该多晶硅硬掩模；以及进行一第三移除制程以移除该多晶硅硬掩模以及该钝化膜和该金属膜围绕该多晶硅硬掩模的部分
处理方法

[发明专利]光散射EUVL掩模-CN200580014229.X有效
发明人：艾米丽·E.·加拉格尔;路易斯·M.·金特;凯里·W.·蒂尔 -专利权人：国际商业机器公司
申请日： 2005-05-25 - 公布日： 2007-04-18 - 主分类号： G01F9/00 文献下载
摘要：一种光散射EUVL掩模和用于形成光散射EUVL掩模的方法，包括在超低扩展衬底(100)之上淀积(300)晶体硅层(110)，在晶体硅层之上淀积硬掩模(310)，构图硬掩模(340)，蚀刻晶体硅层(350)，去除硬掩模(360)，以及在晶体硅层之上淀积Mo/Si层(360)，其中晶体硅层的蚀刻区包括位于该蚀刻区中的不平表面。该方法还包括在硬掩模之上淀积光致抗蚀剂掩模(320)，在光致抗蚀剂掩模中产生图案(330)，以及将图案转印到硬掩模(340)。Mo/Si层(160)包括与晶体硅层(110)的倾斜表面保形的不平表面，其中Mo/Si层的倾斜表面可被配置为粗糙、锯齿、倾斜或弯曲表面，其中不平表面偏转进入的极紫外辐射波以避免被曝光光学器件收集并且防止印刷到半导体晶片上
散射 euvl 掩模

[发明专利]半导体器件制造方法-CN201410465366.6有效
发明人：孟令款 -专利权人：中国科学院微电子研究所
申请日： 2014-09-12 - 公布日： 2018-09-18 - 主分类号： H01L21/8238 文献下载
摘要：一种半导体器件制造方法，包括：在包含半导体结构的衬底上依次形成线条叠层、硬掩模叠层，所述硬掩模叠层包括至少一个第一硬掩模层和至少一个第二硬掩模层，所述第一硬掩模层包含硅基绝缘材料，所述第二硬掩模层包含非硅基绝缘材料；在硬掩模叠层上形成光刻胶图形；以光刻胶图形为掩模，各向异性干法刻蚀硬掩模叠层形成硬掩模图形；以硬掩模图形为掩模，各向异性干法刻蚀线条叠层形成精细线条。依照本发明的半导体器件制造方法，采用多层掩模提高了线条的垂直度和刻蚀选择性，提高了线条精度、有效降低了器件尺寸。
半导体器件制造方法

[发明专利]使用硬掩模的半导体器件及其制造方法-CN202110047687.4在审
发明人：曹宝英;朴真希;曹秀旼 -专利权人：爱思开海力士有限公司
申请日： 2021-01-14 - 公布日： 2021-12-07 - 主分类号： H01L21/033 文献下载
摘要：该技术涉及一种使用硬掩模的半导体器件及其制造方法，该半导体器件包括易于剥离并且能够以高的刻蚀选择性实现精细图案的硬掩模。根据本公开的实施例，一种制造半导体器件的方法包括：形成刻蚀目标层；在刻蚀目标层上形成硬掩模层，该硬掩模层包括第一硼掺杂硅层和在第一硼掺杂硅层上的第二硼掺杂硅层；并且将硬掩模层用作刻蚀阻挡层而对刻蚀目标层进行刻蚀，其中第二硼掺杂硅层具有比第一硼掺杂硅层更大的硼浓度。
使用硬掩模半导体器件及其制造方法

[发明专利]半导体结构的形成方法-CN201410199458.4有效
发明人：伏广才;李华乐 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2014-05-12 - 公布日： 2017-02-01 - 主分类号： B81C1/00 文献下载
摘要：本发明提供一种半导体结构的形成方法，包括在半导体衬底上形成牺牲层后，在牺牲层上形成以非硅氧化合物为材料的硬掩模层，刻蚀所述硬掩模层形成硬掩模，并沿着所述硬掩模刻蚀所述牺牲层，在所述牺牲层内形成开孔。以非硅氧化合物为硬掩模层材料，可有效避免刻蚀硬掩模层时，采用含氟基的刻蚀气体与牺牲层以及硬掩模层反应形成含有氟(F)、碳(C)、氧(O)和硅(Si)的副产物，进而避免上述副产物残留在牺牲层的开孔内，继而影响后续在牺牲层的开孔内形成的金属插塞的电学性能
半导体结构形成方法

[发明专利]用于应变硅MOS晶体管的使用硬掩模的刻蚀方法和结构-CN201110424029.9无效
发明人：陈军;吴汉明;高大为;朱蓓;伯凡帝·保罗 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2006-11-20 - 公布日： 2012-09-12 - 主分类号： H01L21/8238 文献下载
摘要：本发明涉及用于应变硅MOS晶体管的使用硬掩模的刻蚀方法和结构，具体地一种形成应变硅集成电路器件的方法，包括：提供半导体衬底；形成上覆于半导体衬底的电介质层；形成上覆于电介质层的栅极层；形成上覆于栅极层的硬掩模；利用硬掩模作为保护层图案化栅极层，以形成栅极结构；形成上覆于栅极结构的电介质层；由电介质层形成多个隔片，同时保留上覆于栅极结构的硬掩模；利用电介质层和硬掩模作为保护层，刻蚀紧邻栅极结构的源区和漏区，而硬掩模防止栅极结构的任何部分暴露；保留硬掩模；将硅锗材料沉积到源区和漏区中，同时利用硬掩模使栅极层的任何部分保持不被暴露，所述硅锗材料使得源区和漏区之间的沟道区由于形成在源区和漏区中的至少硅锗材料以压缩模式发生应变；从栅极结构去除硬掩模
用于应变 mos 晶体管使用硬掩模刻蚀方法结构

[发明专利]半导体元件的制造方法-CN200910175869.9有效
发明人：赖素贞;郑光茗;庄学理 -专利权人：台湾积体电路制造股份有限公司
申请日： 2009-09-23 - 公布日： 2010-05-26 - 主分类号： H01L21/8238 文献下载
摘要：本发明提供一种半导体元件的制造方法，包括提供基底；于基底中形成第一及第二栅极结构，第一栅极结构包括第一硬掩模层，第二栅极结构包括厚度较薄的第二硬掩模层；移除第二硬掩模层，第一硬掩模层部分保留；进行研磨工艺以露出第二栅极结构的硅层；自第二栅极结构移除硅层以形成第一沟槽，第一硬掩模层保留部分保护第一栅极结构的硅层；以第一金属层填充第一沟槽；进行研磨工艺以露出第一硬掩模层保留部分；移除第一硬掩模层保留部分及硅层以形成第二沟槽；以第二金属层填充第二沟槽
半导体元件制造方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条