“沟道材料”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2122554个，建议您升级VIP下载更多相关专利

[发明专利]自对准堆叠GE/SI CMOS晶体管结构-CN201911192753.6在审
发明人： W.拉赫马迪;A.利拉克;B.米勒;H.J.刘;P.莫罗;A.范;黃政颖;E.曼内巴赫;全箕玟;G.杜威 -专利权人：英特尔公司
申请日： 2019-11-28 - 公布日： 2020-07-07 - 主分类号： H01L21/8238 文献下载
摘要：一种集成电路结构包括衬底和自对准异质材料的堆叠沟道，其中自对准异质材料的堆叠沟道包括在衬底上方的NMOS沟道材料；以及在NMOS沟道材料上方堆叠并与NMOS沟道材料自对准的PMOS沟道材料。异质栅极堆叠与NMOS沟道材料和PMOS沟道材料两者都接触。
对准堆叠 ge si cmos 晶体管结构

[发明专利]单面纳米片晶体管-CN202211017419.9在审
发明人： S·西;B·古哈;L·古勒;T·贾尼;S·马 -专利权人：英特尔公司
申请日： 2022-08-24 - 公布日： 2023-03-28 - 主分类号： H01L27/092 文献下载
摘要：单面纳米片晶体管结构包括在下沟道材料之上的上沟道材料。第一介电材料形成为与该上沟道材料和下沟道材料的第一侧壁相邻。第二介电材料形成为与该上沟道材料和下沟道材料的第二侧壁相邻。通过蚀刻第一介电材料的至少一部分来暴露上沟道材料和下沟道材料的第一侧壁。可以通过从上沟道材料和下沟道材料之间去除牺牲材料来暴露第二介电材料的侧壁部分。然后，单面栅极堆叠可以形成为与上沟道材料和下沟道材料的第一侧壁直接接触且与第二介电材料的侧壁部分接触。
单面纳米晶体管

[发明专利]半导体结构的形成方法-CN202111679822.3在审
发明人：王洪岩 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2021-12-31 - 公布日： 2023-07-11 - 主分类号： H01L21/8234 文献下载
摘要：一种半导体结构的形成方法，包括：提供衬底，衬底包括功能区和边缘区；在衬底上形成掩膜层，掩膜层覆盖边缘区表面；在功能区上形成第一沟道材料层；在第一沟道材料层内形成材料层开口，材料层开口贯穿所述第一沟道材料层，第一沟道材料层形成第一沟道层；在材料层开口内形成第二沟道材料层，第二沟道材料层高于所述第一沟道层顶部表面；平坦化第二沟道材料层，以形成第二沟道层，第二沟道层高于或齐平于第一沟道层顶部表面。
半导体结构形成方法

[发明专利]晶体管帽盖沟道布置-CN202110829059.1在审
发明人： C-J·古;B·塞尔;P-H·王;C·J·维甘德 -专利权人：英特尔公司
申请日： 2021-07-21 - 公布日： 2022-02-22 - 主分类号： H01L29/06 文献下载
摘要：本文公开的是晶体管帽盖沟道布置、以及相关的方法和设备。例如，在一些实施例中，晶体管帽盖沟道布置可以包括：具有导电类型的沟道材料；绝缘材料；以及处于沟道材料与绝缘材料之间的帽盖材料，其中帽盖材料不同于沟道材料和绝缘材料，并且帽盖材料具有的导电类型与沟道材料的导电类型相同
晶体管沟道布置

[发明专利]用于CMOS的双轴向拉伸应变的Ge沟道-CN201380081249.3有效
发明人： P·马吉;N·慕克吉;R·皮拉里塞;W·拉赫马迪;R·S·周 -专利权人：英特尔公司
申请日： 2013-12-27 - 公布日： 2020-01-21 - 主分类号： H01L27/092 文献下载
摘要：一种装置，包括：互补金属氧化物半导体(CMOS)反相器，该反相器包括n沟道金属氧化物半导体场效应晶体管(MOSFET)；以及p沟道MOSFET，其中，n沟道MOSFET中的沟道的材料和p沟道MOSFET中的沟道的材料经受双轴向拉伸应变。一种方法，包括：形成n沟道金属氧化物半导体场效应晶体管(MOSFET)；形成p沟道MOSFET；以及连接n沟道MOSFET和p沟道MOSFET的栅极电极，并且连接n沟道MOSFET和p沟道MOSFET的漏极区，其中，n沟道MOSFET中的沟道的材料和p沟道MOSFET中的沟道的材料经受双轴向拉伸应变。
用于 cmos 轴向拉伸应变 ge 沟道

[发明专利]半导体存储器件-CN202210729631.1在审
发明人：林米尔 -专利权人：爱思开海力士有限公司
申请日： 2022-06-24 - 公布日： 2023-02-03 - 主分类号： H10B12/00 文献下载
摘要：一种半导体存储器件，包括：横向定向的混合沟道，该横向定向的混合沟道包括外沟道材料和内沟道材料，该内沟道材料介于外沟道材料之间；横向定向的双字线，混合沟道介于横向定向的双字线之间；竖向定向的位线，该竖向定向的位线连接到混合沟道的第一端部；以及电容器，该电容器连接到混合沟道的第二端部。
半导体存储器件

[发明专利]NAND存储器阵列、包括半导体沟道材料及氮的装置以及形成NAND存储器阵列的方法-CN201880046100.4在审
发明人： C·M·卡尔森;刘鸿威;李杰;D·帕夫洛珀罗斯 -专利权人：美光科技公司
申请日： 2018-06-21 - 公布日： 2020-03-17 - 主分类号： H01L27/11556 文献下载
摘要：一些实施例包含装置，所述装置具有通过介电区域与半导体沟道材料间隔开的栅极，并且具有直接抵靠所述半导体沟道材料且位于所述半导体沟道材料的与所述介电区域相对的侧上的含氮材料。一些实施例包含一种装置，所述装置具有通过介电区域与半导体沟道材料间隔开的栅极，且具有位于所述半导体沟道材料中的至少一些半导体沟道材料内的氮。沟道材料沿着所述堆叠垂直延伸。电荷存储材料位于所述沟道材料与所述字线层级之间。介电材料位于所述沟道材料与所述电荷存储材料之间。氮位于所述沟道材料内。一些实施例包含形成NAND存储器阵列的方法。
nand 存储器阵列包括半导体沟道材料装置以及形成方法

[发明专利]半导体结构的形成方法-CN202110556046.1在审
发明人：周飞 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-05-21 - 公布日： 2022-11-22 - 主分类号： H01L21/8234 文献下载
摘要：一种半导体结构的形成方法，包括：提供基底，包括相邻接的第一器件区和第二器件区，基底上形成有沟道结构材料层，包括一个或多个沟道材料叠层，包括牺牲材料层和位于牺牲材料层上的沟道材料层，沟道结构材料层上还形成有掩膜层；在第一器件区和第二器件区交界处，形成贯穿掩膜层和沟道结构材料层的隔离墙，且隔离墙的顶部高于掩膜层的顶部；在掩膜层露出的隔离墙的侧壁形成侧墙层；以侧墙层和隔离墙为掩膜，去除侧墙层和隔离墙露出的掩膜层、沟道结构材料层以及部分厚度的基底，保留剩余沟道结构材料层作为沟道结构；在沟道结构侧部的剩余基底上形成隔离层。有利于控制形成沟道结构的宽度，且形成尺寸均一性较高的沟道结构。
半导体结构形成方法

[发明专利]半导体结构及其形成方法-CN201710727131.3有效
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路新技术研发(上海)有限公司
申请日： 2017-08-22 - 公布日： 2021-07-13 - 主分类号： H01L27/092 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供衬底，衬底上具有鳍部材料层；在鳍部材料层上形成隔离材料层，隔离材料层材料的禁带宽度大于鳍部材料层的禁带宽度；在隔离材料层上形成沟道材料叠层，沟道材料叠层包括位牺牲材料层和位于牺牲材料层上的沟道材料层；刻蚀沟道材料叠层和隔离材料层以及鳍部材料层，形成凸起于衬底表面的鳍部、位于鳍部上的隔离层以及位于隔离层上沟道叠层，沟道叠层包括牺牲层和位于牺牲层上的沟道层。通过在沟道叠层和鳍部之间形成隔离层，使后续所形成的全包围栅极结构位于隔离层上，从而降低全包围栅极结构下寄生沟道的形成，能够有效抑制所形成半导体结构的漏电流，有利于半导体结构性能的改善。
半导体结构及其形成方法

[发明专利]晶体管及形成晶体管的方法-CN201580055886.2有效
发明人：卡迈勒·M·考尔道;古尔特杰·S·桑胡;钱德拉·穆利 -专利权人：美光科技公司
申请日： 2015-07-16 - 公布日： 2020-07-10 - 主分类号： H01L29/78 文献下载
摘要：第一沟道材料位于所述栅极与所述源极区域之间。所述第一沟道材料是通过一或多种绝缘材料而与所述栅极隔开。第二沟道材料位于所述第一沟道材料与所述源极区域之间，且直接接触所述源极区域。所述第一沟道材料及所述第二沟道材料为过渡金属硫族化物。所述源极区域及所述漏极区域中的一者为空穴储集器区域，且另一者为电子储集器区域。隧道电介质材料可位于所述第一沟道材料与所述第二沟道材料之间。
晶体管形成方法

[发明专利]包含钝化材料的微电子装置、相关电子装置和相关方法-CN202080084017.3在审
发明人： K·M·考尔道;刘海涛 -专利权人：美光科技公司
申请日： 2020-10-29 - 公布日： 2022-07-22 - 主分类号： H01L29/78 文献下载
摘要：所述晶体管包括延伸到所述导电线中的沟道材料，所述沟道材料在三个维度中接触所述导电线；与所述沟道材料相邻的介电材料；与所述介电材料相邻的导电材料；和与所述沟道材料相邻的钝化材料。所述微电子装置另外包括与所述沟道材料相邻的导电触点，所述导电触点包含在所述沟道材料的相对部分之间延伸的部分。还公开相关微电子装置、电子装置和相关方法。
包含钝化材料微电子装置相关电子方法

[发明专利]形成沟道材料的方法-CN201010118194.7无效
发明人：骆志炯;朱慧珑;尹海洲 -专利权人：中国科学院微电子研究所
申请日： 2010-03-03 - 公布日： 2011-09-21 - 主分类号： H01L21/8234 文献下载
摘要：本发明提出一种形成沟道材料的方法，包括以下步骤：形成衬底；在所述衬底之上形成具有伪栅堆叠的MOS器件；去除所述伪栅堆叠；在所述伪栅堆叠的下部沟道处形成沟道沟槽；用沟道材料填充所述沟道沟槽；形成栅堆叠。本发明实施例通过替换栅工艺在高温退火等高温工艺结束之后形成沟道材料，从而能够有效地避免由于高温工艺对形成的沟道材料构成的不良影响。
形成沟道材料方法

[发明专利]形成阵列的多个铁电场效晶体管及其形成方法-CN201580021286.4有效
发明人：杜赖·维沙克·尼马尔·拉马斯瓦米;柯尔克·D·普拉尔 -专利权人：美光科技公司
申请日： 2015-04-15 - 公布日： 2020-01-07 - 主分类号： H01L27/1159 文献下载
摘要：本发明揭示一种铁电场效晶体管，其包括半导电沟道，所述半导电沟道包括对置侧壁及高度上最外顶部。源极/漏极区域在所述沟道的对置末端处。所述晶体管的栅极构造包括沿着所述沟道顶部且横向沿着所述沟道侧壁延伸的内部电介质。内部导电材料高度上且横向从所述内部电介质向外且沿着所述沟道顶部且横向沿着所述沟道侧壁延伸。外部铁电材料高度上从所述内部导电材料向外且沿着所述沟道顶部延伸。外部导电材料高度上从所述外部铁电材料向外且沿着所述沟道延伸。揭示其它构造及方法。
电场晶体管方式形成阵列多个铁以及方法

[发明专利]半导体器件沟道层的制备方法及半导体器件沟道层-CN201811260736.7有效
发明人：王启光;靳磊 -专利权人：长江存储科技有限责任公司
申请日： 2018-10-26 - 公布日： 2020-12-01 - 主分类号： H01L27/11578 文献下载
摘要：本发明公开了一种半导体器件沟道层的制备方法及半导体器件沟道层。其中，所述制备方法包括以下步骤：提供半导体器件，所述半导体器件内形成有沟道通孔，在所述沟道通孔内形成功能层；在所述功能层上沉积沟道材料层，所述沟道材料层包括离子掺杂型沟道材料层，所述沟道材料层上的靠近所述功能层的一侧具有第一离子掺杂浓度，所述第一离子掺杂浓度大于等于零；执行热处理工艺，以使所述沟道材料层至少在靠近所述功能层的一侧形成为沟道层，所述沟道层具有第二离子掺杂浓度，所述第二离子掺杂浓度大于零；其中，所述第二离子掺杂浓度大于所述第一离子掺杂浓度
半导体器件沟道制备方法

[发明专利]一种半导体器件及其制作方法、电子装置-CN201610970592.9有效
发明人：郑二虎;张翼英 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2016-10-28 - 公布日： 2020-08-18 - 主分类号： H01L27/1157 文献下载
摘要：本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括下述步骤：提供半导体衬底，在半导体衬底上形成多层叠层结构，在所述层叠结构中形成沟道孔，并在沟道孔的表面上形成存储层和沟道材料层；在沟道孔的顶部形成顶部沟道材料层，以密封所述沟道孔；在顶部沟道材料层的表面形成平坦层；去除平坦层和层叠结构表面上的部分顶部沟道材料层；去除层叠结构表面上剩余的顶部沟道材料层，其中，在去除层叠结构表面上剩余的顶部沟道材料层时采用顶部沟道材料层对层叠结构中的顶部介质层具有高选择性的蚀刻工艺
一种半导体器件及其制作方法电子装置

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条