“栅极电阻”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果422786个，建议您升级VIP下载更多相关专利

[发明专利]屏蔽栅功率半导体器件-CN202010490025.X在审
发明人：朱袁正;周锦程;杨卓;刘晶晶;叶鹏 -专利权人：无锡新洁能股份有限公司
申请日： 2020-06-02 - 公布日： 2020-08-25 - 主分类号： H01L29/423 文献下载
摘要：本发明涉及一种屏蔽栅功率半导体器件，它包括栅极金属、源极金属、沟槽、屏蔽栅多晶硅、栅极多晶硅、屏蔽栅接触孔、栅极接触孔、漏极金属、第一导电类型衬底、第一导电类型外延层、场氧层、第二导电类型体区、第一导电类型源区、栅氧层、绝缘介质层、屏蔽栅总线金属与栅极总线金属；还包括屏蔽栅极电阻Rs，屏蔽栅极电阻Rs连接在屏蔽栅总线金属与源极金属之间。本发明能有效地防止屏蔽栅功率MOSFET的栅极电压、漏源电压、漏源电流在反向恢复过程中出现剧烈的震荡现象，而且屏蔽栅极电阻Rs越大，波形震荡越小。本发明的结构不影响器件的静态参数。
屏蔽功率半导体器件

[发明专利]信号调整电路、拉低电路以及推高电路-CN200610084134.1有效
发明人：黄绍璋;李建兴 -专利权人：台湾积体电路制造股份有限公司
申请日： 2006-05-25 - 公布日： 2006-11-29 - 主分类号： H03K19/20 文献下载
摘要：本发明提供一种信号调整电路、拉低电路以及推高电路，介于第一电位以及MOS装置的栅极间，且其源极连接至第二电位，信号调整电路包括至少一电阻以及至少一二极管。电阻耦接于MOS装置的栅极及第一电位间，用以于正常电路运作下，防止MOS装置的栅极产生电性浮接；且二极管耦接于MOS装置的栅极及第一电位间，并且串联于电阻，其用以于静电放电过程中，降低MOS装置中栅极氧化层间的压差，防止MOS装置中栅极氧化层受到静电放电的破坏。本发明可以降低反相器中MOS晶体管的源极－栅极电压，因此可以避免MOS晶体管的栅极氧化层遭受静电放电的破坏。
信号调整电路以及

[实用新型]屏蔽栅功率半导体器件-CN202020997663.6有效
发明人：朱袁正;周锦程;杨卓;刘晶晶;叶鹏 -专利权人：无锡新洁能股份有限公司
申请日： 2020-06-02 - 公布日： 2020-11-27 - 主分类号： H01L29/423 文献下载
摘要：本实用新型涉及一种屏蔽栅功率半导体器件，它包括栅极金属、源极金属、沟槽、屏蔽栅多晶硅、栅极多晶硅、屏蔽栅接触孔、栅极接触孔、漏极金属、第一导电类型衬底、第一导电类型外延层、场氧层、第二导电类型体区、第一导电类型源区、栅氧层、绝缘介质层、屏蔽栅总线金属与栅极总线金属；还包括屏蔽栅极电阻Rs，屏蔽栅极电阻Rs连接在屏蔽栅总线金属与源极金属之间。本实用新型能有效地防止屏蔽栅功率MOSFET的栅极电压、漏源电压、漏源电流在反向恢复过程中出现剧烈的震荡现象，而且屏蔽栅极电阻Rs越大，波形震荡越小。本实用新型的结构不影响器件的静态参数。
屏蔽功率半导体器件

[实用新型]用于驱动功率开关的栅极驱动器电路-CN201521145512.3有效
发明人： T·A·策尔斯;A·J·马里库尔贝罗;M·加西亚克莱门特 -专利权人：通用电气公司
申请日： 2015-11-17 - 公布日： 2016-11-23 - 主分类号： H03K17/567 文献下载
摘要：公开了一种用于驱动功率开关的栅极驱动器电路。所述栅极驱动器电路包括耦合至所述功率开关的电阻器网络。所述电阻器网络包括多个电阻器。所述栅极驱动器电路进一步包括操作地耦合至所述电阻器网络的控制单元。所述控制单元被配置为控制所述电阻器网络，以使在所述功率开关被转变为第一状态时，所述电阻器网络在延迟阶段、换向阶段和饱和阶段中的至少两个中提供不同的电阻值。
用于驱动功率开关栅极驱动器电路

[发明专利]自举电源的实现电路-CN201710090194.2有效
发明人：谢雪松;常祥岭;赵海亮;陶园林 -专利权人：上海贝岭股份有限公司
申请日： 2017-02-20 - 公布日： 2020-11-10 - 主分类号： H02M3/158 文献下载
摘要：本发明公开了提供了一种自举电源的实现电路，包括：第四晶体管的源极连接第一电流源和第五晶体管的源极，栅极接收自举电路电源取样电压，漏极连接第一晶体管的栅极和漏极及第二晶体管的栅极；第五晶体管的栅极连接第一参考电源，漏极同时连接第二晶体管的漏极、第六晶体管的栅极及第一保护钳位模块；第三晶体管的栅极连接第一电阻，源极连接第三电阻的一端，漏极连接第二电阻的一端和自举电路电源取样电压；第六晶体管的漏极连接第一二级管的阳极；第一二级管的阴极连接自举电路电源的正极和所述第三电阻；第一电阻连接自举电路电源的负极；第一晶体管的源极连接第一供电电源；第二电阻及第一电流源接地。
电源实现电路

[发明专利]热水器点火电路-CN201811079356.3在审
发明人：芶多富;袁涛 -专利权人：芶多富
申请日： 2018-09-17 - 公布日： 2019-01-15 - 主分类号： F23Q3/00 文献下载
摘要：本发明所述热水器点火电路，包括输入电压端和输出电压端，及连接在二者之间的PMOS管，还包括依次连接在输入电压端和地之间的第一电阻、第二电阻和延时电容，所述延时电容和第二电阻公共端通过第三NMOS管连接第一NMOS管栅极，所述第一电阻和第二电阻公共端连接第二NMOS管栅极，所述第一NMOS管源极和漏极分别接地和第二NMOS管栅极；所述第二NMOS管源极和漏极分别接地和第三电阻，所述第三电阻与第二NOS管的公共端连接PMOS管栅极，第三电阻另一端连接输入电压端。
电阻输入电压端公共端点火电路延时电容接地打火漏极源极热水器输出电压端电源损耗快速充电潜在危险一端连接依次连接自动检测打火器

[发明专利]半导体器件及制备方法-CN202310636908.0在审
发明人：蔡超迁;卓红标;刘春玲 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2023-05-31 - 公布日： 2023-09-01 - 主分类号： H01L23/64 文献下载
摘要：本发明提供了一种半导体器件及制备方法，包括：在基底的表面均形成多晶硅层；对高阻多晶硅电阻区域的多晶硅层进行离子注入；在高阻多晶硅电阻区域的多晶硅层的表面形成保护层；在栅极电阻区域的多晶硅层的表面形成金属层；使用图案化的光刻胶作为掩膜，刻蚀金属层、栅极电阻区域的多晶硅层、保护层和高阻多晶硅电阻区域的多晶硅层，露出部分基底的表面，以分别形成栅极电阻、位于栅极电阻的表面的金属层、高阻多晶硅电阻以及位于高阻多晶硅电阻的表面的保护层本发明保护了高阻多晶硅电阻不被清洗剂的离子污染，进而保证了半导体器件的阻值精度。
半导体器件制备方法

[发明专利]低压差线性稳压器的过流保护电路-CN201210347928.8有效
发明人：白涛;刘晓淮;贺克军;唐兴刚;童紫平;陈超;刘斌 -专利权人：中国兵器工业集团第二一四研究所苏州研发中心
申请日： 2012-09-19 - 公布日： 2013-02-06 - 主分类号： G05F1/573 文献下载
摘要：本发明涉及一种低压差线性稳压器的过流保护电路，其包括第一迟滞比较器、第二迟滞比较器、钳位二极管、第一开关管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻；第一开关管的栅极与第二迟滞比较器相连接，漏极与功率管的栅极相连接，钳位二极管连接功率管的栅极与第一迟滞比较器，第一迟滞比较器与第二电阻相连接，第二电阻与功率管的漏极相连接，第三电阻连接第二电阻与地，第二迟滞比较器与第四电阻相连接，第四电阻与输出端相连接，第五电阻连接第四电阻与地，第一电阻连接功率管的漏极与输出端，第六电阻连接第一开关管的源极与栅极。
低压线性稳压器保护电路

[发明专利]半导体结构及其形成方法-CN201810069701.9在审
发明人：林宗德;杨龙康;何延强;黄仁德 -专利权人：德淮半导体有限公司
申请日： 2018-01-24 - 公布日： 2018-06-29 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，所述基底部分表面具有栅极；在所述栅极露出的所述基底表面形成介质层，所述介质层覆盖所述栅极侧壁，且所述介质层顶部高于所述栅极顶部；在所述介质层内形成贯穿所述介质层厚度的开口，所述开口位于所述栅极部分顶部；在所述开口侧壁表面形成粘合层；形成覆盖所述栅极顶部表面的阻挡层，所述阻挡层材料的电阻率小于粘合层材料的电阻率；在所述阻挡层表面形成填充满所述开口的金属层。本发明能够降低所述栅极顶部表面的接触电阻，有助于减少热损耗，改善半导体结构的性能。
介质层半导体结构开口顶部表面电阻率粘合层材料阻挡层表面阻挡层材料表面形成基底表面接触电阻开口侧壁栅极侧壁金属层热损耗粘合层阻挡层覆盖基底贯穿

[发明专利]三维存储器结构及其制备方法-CN201910966873.0有效
发明人：左明光;万先进;朱宏斌 -专利权人：长江存储科技有限责任公司
申请日： 2019-10-12 - 公布日： 2022-10-11 - 主分类号： H01L27/11551 文献下载
摘要：本发明提供一种三维存储器结构及其制备方法，制备方法包括：提供半导体衬底；于半导体衬底上形成叠层结构，于叠层结构中形成沟道孔及栅极隔槽，于半导体衬底内形成源极区域；于栅极隔槽的内壁上形成外层及内芯。本发明将所述栅极隔槽填充为至少包括外层和内芯的结构，可以通过内芯的填充实现器件整体应力、电阻、漏电等情况的改善，在栅极隔槽中制备栅极隔槽腔，缓解器件结构的应力，可以减小器件电阻；将三维存储器的栅极隔槽制备成包括至少两个子栅极隔槽上下连通设置的结构，单个子栅极隔槽的制备易于控制，可以减小其关键尺寸，增加沟道孔与栅极隔槽之间的距离，可以增加后续栅极层的长度，减小栅极层的电阻，提高器件速度，优化器件性能。
三维存储器结构及其制备方法

[实用新型]栅极管用基准电源电路-CN201420411284.9有效
发明人：不公告发明人 -专利权人：重庆金佛果电子科技有限公司
申请日： 2014-07-24 - 公布日： 2014-12-31 - 主分类号： G05F1/56 文献下载
摘要：本实用新型公开了一种栅极管用基准电源电路，其包括：偏置电路、带隙基准核产生的5V电压基准电路以及基准电流电路及电流启动电路；所述偏置电路包括栅极管M10、栅极管M11、栅极管M12、栅极管M13及三极管Q0;所述带隙基准核产生的5V电压基准电路包括栅极管M1-M4、三极管Q1、三极管Q2、电阻R1、电阻R2及电容C1;所述电流启动电路包括栅极管M199及M200及栅极管Q5、电阻R3，所述基准电流电路包括比较器A0、栅极管M14、栅极管M15及栅极管M16；本实用新型提高了基准电压和电流的驱动范围、降低了器件功耗。
栅极管用基准电源电路

[发明专利]栅极与源极并联可调电阻型超结功率器件及其制造方法-CN202110918978.6有效
发明人：胡玮 -专利权人：重庆万国半导体科技有限公司
申请日： 2021-08-11 - 公布日： 2023-06-02 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及功率器件半导体制造领域，公开了一种栅极与源极并联可调电阻型超结功率器件的制造方法，包括如下步骤：A、超结型功率器件元胞结构和栅极、源极之间并联可调电阻结构的制备；B、接触孔的制备；C、金属导线的制备；D、钝化层的制备；还公开了由上述制造方法制备得到的栅极与源极并联可调电阻型超结功率器件。本发明，将功率器件应用中需要通过外接的形式并联在栅极和源极间的电阻直接集成在功率器件中，提高了器件集成度和稳定性，简化了电路设计的复杂度节省了电路设计和制造成本，避免了因不同的栅极与源极之间并联电阻应用需求导致的栅极
栅极并联可调电阻型超结功率器件及其制造方法

[发明专利]一种适用于SiC MOSFET并联的驱动电路-CN202010593518.6在审
发明人：张雷;赵婧琳;孙艺鹤;任磊;杨德健;严秋锋 -专利权人：南通大学
申请日： 2020-06-27 - 公布日： 2020-09-22 - 主分类号： H02M1/088 文献下载
摘要：本发明公开了一种适用于SiC MOSFET并联的驱动电路，包括：栅极电阻Rgx；辅助源极电阻Rsx，并设有并联于该电阻的肖特基二极管栅极电阻Rgx一端与SiC MOSFET Mx栅极相连；普通低压Si MOSFET Qx漏极连接在SiC MOSFET的栅极，源极连接在SiC MOSFET的源极两端；源极电阻Rsx一端连接SiC MOSFET Mx的源极；所有SiC MOSFET的漏极连接在一起成公共漏极端D，栅极电阻Rgx的另一端连接在一起成公共栅极端G，本发明克服了并联的SiC MOSFET开关速度不平衡、栅极阈值电压不统一以及杂散电感带来的并联环流问题，并且可以对SiC MOSFET形成有效的保护。
一种适用于 sic mosfet 并联驱动电路

[发明专利]半导体结构及其形成方法-CN202110274626.1在审
发明人：庄景诚 -专利权人：南亚科技股份有限公司
申请日： 2021-03-15 - 公布日： 2021-10-01 - 主分类号： H01L27/06 文献下载
摘要：该半导体结构包括：一隔离结构，设置于一半导体基板中；一栅极电极和一电阻电极，设置于该半导体基板中，其中该隔离结构设置于该栅极电极和该电阻电极之间，且该隔离结构离该电阻电极比离该栅极电极更近。一源/漏极(S/D)区域，设置于该半导体基板中及该栅极电极和该隔离结构之间，其中该S/D区域电性连接至该电阻电极。一导电结构，设置于该半导体基板中及该隔离结构之上，其中该S/D区域通过该导电结构电性连接至该电阻电极。
半导体结构及其形成方法

[发明专利]功率模块与其控制方法-CN201610993854.3有效
发明人：宋海斌;杨乐阳 -专利权人：台达电子工业股份有限公司
申请日： 2016-11-11 - 公布日： 2021-07-06 - 主分类号： H03K17/687 文献下载
摘要：氮化镓功率开关包含漏极、源极以及栅极。驱动电路，包含输入端以及输出端。驱动电路的输出端用以通过外接电阻与氮化镓功率开关的栅极电性耦接，通过调节外接电阻的电阻值改变氮化镓功率开关的栅极的电流，以控制氮化镓功率开关的导通或关断的速度。本发明的功率模块可通过外接电阻的电阻值调整氮化镓功率开关的栅极电流，进而调整氮化镓功率开关的导通和关断速度，以改善终端产品的电磁相容性，提升氮化镓功率开关的性能。
功率模块与其控制方法