“栅极电阻”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果422786个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及其制造方法-CN201210287514.0有效
发明人：尹海洲;张亚楼;朱慧珑 -专利权人：中国科学院微电子研究所
申请日： 2012-08-13 - 公布日： 2017-02-08 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种半导体器件，包括衬底、衬底中的源漏延伸区和源漏区、衬底上的栅极堆叠结构、栅极堆叠结构周围的栅极侧墙，其特征在于源漏延伸区位于栅极侧墙下方，并且栅极侧墙与源漏延伸区之间还具有电阻调节层。本发明还提供了该半导体器件制造方法，依照本发明的半导体器件及其制造方法，在轻掺杂的源漏延伸区上形成电阻调节层，通过施加不同的控制电压来增强源漏延伸区的积累或者耗尽，动态地调整其电阻，有效提高器件性能。
半导体器件及其制造方法

[发明专利]薄膜晶体管基板及其制造方法-CN200710075055.9有效
发明人：许志杰;颜硕廷 -专利权人：群康科技（深圳）有限公司;群创光电股份有限公司
申请日： 2007-06-15 - 公布日： 2008-12-17 - 主分类号： H01L29/786 文献下载
摘要：本发明提供一种薄膜晶体管基板及其制造方法，该薄膜晶体管基板包括一基底；一形成在该基底上的栅极；一形成在该栅极和该基底上的栅极绝缘层；一形成在该栅极绝缘层上的非晶硅图案；一形成在该非晶硅图案上的重掺杂非晶硅图案；和形成在该重掺杂非晶硅图案和该栅极绝缘层上的一源极和一漏极；其中，该非晶硅图案包括一高电阻部分，其电阻高于该非晶硅图案其它部分的电阻。
薄膜晶体管及其制造方法

[发明专利]具有垂直沟道晶体管的半导体器件及其制造方法-CN200810173082.4无效
发明人：张世亿;梁洪善;赵兴在;成敏圭;金泰润;金叔洲 -专利权人：海力士半导体有限公司
申请日： 2008-11-26 - 公布日： 2009-09-02 - 主分类号： H01L27/105 文献下载
摘要：提供一种能显著减少字线电阻的具有垂直沟道的晶体管的半导体器件及其制造方法。垂直沟道晶体管包括衬底，该衬底包括柱状物，每个柱状物具有对应于沟道区域的下部。在包括该柱状物的衬底上方形成栅极绝缘层。使用具有低电阻的金属层来形成环绕栅极电极，以减少字线的电阻。在栅极绝缘层与环绕栅极电极之间形成阻挡金属层，以便防止绝缘层的特性劣化。形成字线，以连接在该阻挡层上所形成的环绕每个柱状物下部的栅极电极。
具有垂直沟道晶体管半导体器件及其制造方法

[发明专利]全差分电容回授放大器的控制电路和控制方法-CN202211726607.9在审
发明人：洪俊杰;林玲;陈鹏鹏;刘禹延 -专利权人：杭州万高科技股份有限公司
申请日： 2022-12-29 - 公布日： 2023-05-26 - 主分类号： H03F1/56 文献下载
摘要：该控制电路包括：可控阻抗伪电阻包括多个MOS管，每个MOS管的栅极互相连接接入源极随耦器和电流源偏压电路，用于控制伪阻抗进行充电；源极随耦器的一端分别与电流源偏压电路的输出和可控阻抗伪电阻的栅极连接，源极随耦器的栅极接入参考电位，源极随耦器的另一端接入栅极控制电路，用于控制可控阻抗伪电阻的栅极，以使得可控阻抗伪电阻进入弱反转区；可控阻抗伪电阻的源极或漏极接入电容耦合放大器。本发明提供的方案能够实现缩短低噪声无反馈电阻全差分电容回授放大器输入稳态时间和缩短整体启动时间的技术效果。
全差分电容放大器控制电路控制方法

[发明专利]一种测算功率器件栅极内阻的方法、装置及存储介质-CN202110391454.6有效
发明人：孙帅;韩荣刚;杜玉杰;赵志斌;李学宝 -专利权人：全球能源互联网研究院有限公司;华北电力大学
申请日： 2021-04-09 - 公布日： 2023-02-10 - 主分类号： G01R27/02 文献下载
摘要：本发明公开了一种测算功率器件栅极内阻的方法、装置及存储介质，方法包括：构建双脉冲测试电路；根据驱动电源的驱动电压值、驱动外电阻的第一预设电阻值、待测功率器件的第一电极间电容值、第一电极间电容电压的第一变化率建立关于栅极内阻的第一计算关系式；改变驱动外电阻为第二预设电阻值，根据驱动电源的驱动电压值、第二预设电阻值、待测功率器件的第一电极间电容值、第一电极间电容电压的第二变化率建立关于待测功率器件第一端电压和栅极内阻的第二计算关系式；根据第一计算关系式和第二计算关系式计算得到栅极内阻的电阻值通过实施本发明，采用简单的测试方法和常用的测试仪器即可计算得到功率器件的栅极内阻，具有较高的实用价值。
一种测算功率器件栅极内阻方法装置存储介质

[发明专利]输入电路和输出电路-CN200510062737.7无效
发明人：山本勋;荒木享一郎;为我井洋一 -专利权人：罗姆股份有限公司
申请日： 2005-03-29 - 公布日： 2005-10-05 - 主分类号： H03K17/00 文献下载
摘要：所述输入电路包括：第一晶体管，在栅极接收输入接线端信号；第一电阻器，设置在晶体管漏极和电源电压之间；第二晶体管，设置在第一晶体管源极和地电位之间；第二电阻器，设置在第二晶体管栅极和电源电压之间；第三电阻器，设置在第二晶体管栅极和地电位之间；第三晶体管，在栅极接收第一晶体管漏极和第一电阻器之间的信号，并连接和断开流向第二和第三电阻器的电流的路径；以及第四晶体管，在栅极接收输入接线端(IN)的信号，并连接和断开流向第二和第三电阻器的电流的路径
输入电路输出

[发明专利]驱动电路、显示装置及实现多条传输线路等电阻的方法-CN201410165645.0有效
发明人：王骁 -专利权人：京东方科技集团股份有限公司;北京京东方显示技术有限公司
申请日： 2014-04-23 - 公布日： 2017-02-15 - 主分类号： G09G3/20 文献下载
摘要：本发明提供一种驱动电路、显示装置及实现多条传输线路等电阻的方法，该驱动电路包括与多个栅极驱动电路一一对应的、用于向对应的所述栅极驱动电路传输控制信号的多条传输线路；以及补偿电阻，与相应的所述传输线路连接，以补偿所述多条传输线路之间的电阻差异。采用本发明的方案，能够准确地实现用于向栅极驱动电路传输预定控制信号的传输线路等电阻。
驱动电路显示装置实现传输线路电阻方法

[发明专利]校正用于二极管连接式晶体管的栅极偏置的方法和装置-CN201911216693.7在审
发明人： G·W·柯林斯 -专利权人：德克萨斯仪器股份有限公司
申请日： 2019-12-03 - 公布日： 2020-06-12 - 主分类号： H03K17/687 文献下载
摘要：本申请公开了校正用于二极管连接式晶体管的栅极偏置的方法、系统和装置。一种示例系统包括：第一电阻器(110)，其包括第一电阻器端子和第二电阻器端子；第二电阻器(120)，其包括第一电阻器端子和第二电阻器端子；第一晶体管(102)，其包括电流端子(106)和栅极端子(104)，第一晶体管(102)的电流端子(106)耦合至第一电阻器(110)的第一电阻器端子，并且第一晶体管(102)的栅极端子(104)耦合至第一电阻器(110)的第二电阻器端子；以及第二晶体管(112)，其包括第一电流端子(116)和第二电流端子(118)，第二晶体管(112)的第一电流端子(116)耦合至第一晶体管(102)的栅极端子(104)，并且第二晶体管(112)的第二电流端子(118)耦合至第二电阻器
校正用于二极管连接晶体管栅极偏置方法装置

[发明专利]金属硅化钨栅极工艺中多晶硅电阻的制造方法-CN201210415064.9有效
发明人：陈瑜;赵阶喜;罗啸 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2012-10-26 - 公布日： 2016-10-19 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种金属硅化钨栅极工艺中多晶硅电阻的制造方法，包括步骤：生长多晶硅层；进行全面的第一次离子注入，使多晶硅层的电阻值为后续形成的多晶硅电阻的电阻值；采用第二次离子注入工艺对栅极多晶硅的形成区域的多晶硅层进行掺杂；在多晶硅层表面形成层氧化层；采用光刻刻蚀工艺将多晶硅电阻的形成区域外的所述氧化层去除；生长金属硅化钨；采用光刻工艺用光刻胶同时定义出栅极和多晶硅电阻的接触端的形成区域；以光刻胶为掩模依次对金属硅化钨和多晶硅层进行刻蚀同时形成栅极、多晶硅电阻和接触端；形成金属接触孔。本发明能降低多晶硅电阻的接触孔电阻、提高多晶硅电阻的面内均匀性以及提高多晶硅电阻精度。
金属硅栅极工艺多晶电阻制造方法

[发明专利]栅极串联电阻小焊垫器件的测量装置及测量方法-CN202210899521.X在审
发明人：李晶晶;陈培申;谢晋春 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2022-07-28 - 公布日： 2022-11-01 - 主分类号： G01R31/26 文献下载
摘要：本发明提供一种栅极串联电阻小焊垫器件的测量装置，包括半导体器件，半导体器件包括源极、漏极、栅极和连接于源极和栅极间的栅极串联电阻，以及分别用于引出源极、漏极、栅极、栅极串联电阻的第一至四焊垫；测试机台，本发明利用测试机台有表面漏极测试与共漏测试两种测试模式，相当于漏断有两条测试通路，借用表面漏极测试模式，针卡借用表面漏极测试通道，程序内使用开关完成源端与栅端的短接，从而达到一步测试完成栅极串联电阻及主芯片测试
栅极串联电阻小焊垫器件测量装置测量方法

[发明专利]一种低电感的塑封模块-CN202210646376.4有效
发明人：柯攀;杨健明;胡斌 -专利权人：北京萃锦科技有限公司
申请日： 2022-06-09 - 公布日： 2022-11-22 - 主分类号： H01L23/12 文献下载
摘要：，包括基板、塑封体，设置在所述基板上的大衬板以及设置在所述大衬板上的功率端子、多个功率芯片以及两个小衬板，所述小衬板设置在所述大衬板的中部，所述功率芯片分布在小衬板两侧，所述大衬板和所述小衬板上均设有栅极电阻和源极电阻，所述小衬板的一端垂直设有驱动端子，所述驱动端子包括栅极端子和两个源极端子，所述源极端子并联并对称设置在所述栅极端子的两侧，所述源极端子和所述栅极端子结构一致，均包括端子A段和端子B段，所述端子A段置于所述塑封体内部，所述端子B段置于所述塑封体外部，所述栅极电阻和源极电阻分别电连接栅极端子和源极端子，本发明采用的驱动端子栅极电感小，改善了开关特性。
一种电感塑封模块

[发明专利]一种FET放大器加电时序保护方法及电路-CN202111237015.6在审
发明人：杨斐;崔敏;王洁;康颖;杨景超 -专利权人：西安电子工程研究所
申请日： 2021-10-24 - 公布日： 2022-02-18 - 主分类号： H03F1/52 文献下载
摘要：增加三极管以及漏极电源的储能电容C1、栅极电源滤波电容C2、分压电压滤波电容C3、漏极电源分压电阻R1、栅极电源分压电阻R2、三极管基极限流电阻R3、FET开关栅极电阻R4、源极分压电路R5，通过电阻分压控制三极管通断，从而使得栅极电源优先漏极电源打开，栅极电源延时漏极电源关断保护FET放大器不损坏。
一种 fet 放大器时序保护方法电路

[发明专利]差分放大电路-CN201510125974.7有效
发明人：大石和明 -专利权人：富士通株式会社
申请日： 2015-03-20 - 公布日： 2017-09-26 - 主分类号： H03F3/45 文献下载
摘要：一种差分放大电路，包括第一输入节点；第二输入节点；第一输出节点；第二输出节点；第一晶体管，其具有耦接至第一输入节点的栅极和耦接至第一节点的源极；第二晶体管，其具有耦接至第二输入节点的栅极；第三晶体管，其具有耦接至第一晶体管的漏极的漏极；第四晶体管，其具有耦接至第三晶体管的栅极的栅极；第一电阻器；第二电阻器；第五晶体管，其具有耦接至第一晶体管的漏极的栅极；第六晶体管，其具有耦接至第二晶体管的漏极的栅极；第七晶体管，其具有耦接至第一节点的源极；第八晶体管，其具有耦接至第七晶体管的栅极的栅极；第三电阻器；以及第四电阻器。
放大电路

[发明专利]薄膜晶体管及其形成方法-CN200510068276.4有效
发明人：曹文光;许泓译;钟享显;陈敏煌 -专利权人：中华映管股份有限公司
申请日： 2005-05-08 - 公布日： 2006-11-08 - 主分类号： H01L29/786 文献下载
摘要：一种薄膜晶体管，包括栅极、栅绝缘层、半导体层以及源极/漏极。栅极设置于基底上，其中，栅极包括至少一层氮化铝钇合金。栅绝缘层形成于基底上以覆盖栅极。半导体层设置于基底上之栅绝缘层上。本发明之薄膜晶体管具有较低接触电阻或线电阻的栅极与源极/漏极。
薄膜晶体管及其形成方法

[发明专利]一种LDMOS器件及其制备方法-CN202211030592.2在审
发明人：陈涛;黄汇钦 -专利权人：天狼芯半导体（成都）有限公司
申请日： 2022-08-26 - 公布日： 2022-11-11 - 主分类号： H01L29/78 文献下载
摘要：本申请属于半导体技术领域，提供了一种LDMOS器件及其制备方法，LDMOS器件包括：LDMOS器件包括：半导体衬底、埋氧区、P型阱区、源极区、P型基区、漏极区、漂移区、栅极氧化层、栅极区、源极电极、漏极电极、栅极电极以及栅极扩展区。通过在栅极区和漏极电极之间设置栅极扩展区，可以在漂移区上方形成一条从漏极区到源极区的低电阻的高浓度电子通道，进而减小LDMOS器件的导通电阻，并将半导体衬底与漂移区交错设置，避免器件由于其内部形成的电场尖峰造成击穿，从而在提升LDMOS器件在击穿电压的同时，减少了LDMOS器件导通电阻，解决了现有的LDMOS器件在击穿电压与导通电阻方面不能做到平衡的问题。
一种 ldmos 器件及其制备方法