“打线工艺”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2927439个，建议您升级VIP下载更多相关专利

[实用新型]一种硅片上料装置-CN202222477725.2有效
发明人：董义;卢梦梦 -专利权人：江苏华工激光科技有限公司
申请日： 2022-09-19 - 公布日： 2023-04-14 - 主分类号： H01L21/677 文献下载
摘要：本实用新型提供了一种硅片上料装置，包括进料线体、打标线体和控制主机，进料线体安装有用于检测硅片进料的传感器，打标线体设置有硅片打标装置，所述进料线体和打标线体之间设置有转盘，转盘安装有驱动转盘转动的电机本实用新型通过在进料线体和打标线体之间设置转盘作为转运件，从而将打标工艺与前端的工艺独立出来，从而避免打标的启停对前端工艺的影响。
一种硅片装置

[发明专利]一种自动打扎生产线-CN201811275520.8在审
发明人：张鹏;刘培林;王宗明 -专利权人：天津银隆新能源有限公司;银隆新能源股份有限公司
申请日： 2018-10-30 - 公布日： 2019-04-26 - 主分类号： H01M10/058 文献下载
摘要：本发明公开一种自动打扎生产线。所述自动打扎生产线包括支架、打扎装置和送料装置，所述送料装置包括至少一个支撑结构，所述支撑结构用于支撑待打扎物品，所述支撑结构具有打扎位置和上下料位置，所述支撑结构相对支架运动以在所述打扎位置和上下料位置之间往复运动，在所述打扎位置，所述打扎装置对所述支撑结构上的待打扎物品进行打扎操作，在上下料位置，所述支撑结构接收所述待打扎物品或者完成打扎的物品被移开所述支撑结构。本发明的自动打扎生产线中，所述支撑结构具有打杂位置和上下料位置使得打扎工艺和例如夹紧的辅助打扎的工艺与上下料工艺的完成位置分开配合，进而使得所述自动打扎生产线的打杂效率更高。
支撑结构上下料打扎装置送料装置完成位置支架运动夹紧移开支架支撑配合

[实用新型]一种自动打扎生产线-CN201821766808.0有效
发明人：张鹏;刘培林;王宗明 -专利权人：天津银隆新能源有限公司;银隆新能源股份有限公司
申请日： 2018-10-30 - 公布日： 2019-07-16 - 主分类号： H01M10/058 文献下载
摘要：本实用新型公开一种自动打扎生产线。所述自动打扎生产线包括支架、打扎装置和送料装置，所述送料装置包括至少一个支撑结构，所述支撑结构用于支撑待打扎物品，所述支撑结构具有打扎位置和上下料位置，所述支撑结构相对支架运动以在所述打扎位置和上下料位置之间往复运动，在所述打扎位置，所述打扎装置对所述支撑结构上的待打扎物品进行打扎操作，在上下料位置，所述支撑结构接收所述待打扎物品或者完成打扎的物品被移开所述支撑结构。本实用新型的自动打扎生产线中，所述支撑结构具有打杂位置和上下料位置使得打扎工艺和例如夹紧的辅助打扎的工艺与上下料工艺的完成位置分开配合，进而使得所述自动打扎生产线的打杂效率更高。
支撑结构上下料本实用新型打扎装置送料装置完成位置支架运动夹紧移开支架支撑配合

[发明专利]一种半导体的封装方法-CN202210126914.7有效
发明人：邵冬冬 -专利权人：深圳中科四合科技有限公司
申请日： 2022-02-11 - 公布日： 2022-05-24 - 主分类号： H01L21/48 文献下载
摘要：本发明涉及一种半导体的封装方法，包括：在引线框架上贴装芯片，在芯片的上表面AL焊盘上采用引线键合工艺制作打线端头结构；打线端头结构包括从下到上紧密连接的打线焊盘接触球、过渡连接台和线头；进行第一次塑封或者压合包封，实现芯片及打线端头结构全包裹，且包裹层的顶面高度超过打线端头结构的顶面20~50μm；对包裹层进行减薄，减薄至打线焊盘接触球露出，去掉过渡连接台和线头，实现AL焊盘向金球或铜球的改性，进行后续封装流程，本方法一方面可以避免打线工艺对产品相关性能提升的限制，另一方面避免复杂且高成本的焊盘改性或RDL工艺，本发明还提供了采用上述方法获得的封装结构和封装产品。
一种半导体封装方法

[发明专利]一种半导体垂直打线结构及方法-CN201810886325.2在审
发明人：黄晗;林正忠;陈彦亨;吴政达 -专利权人：中芯长电半导体（江阴）有限公司
申请日： 2018-08-06 - 公布日： 2020-02-18 - 主分类号： H01L21/48 文献下载
摘要：本发明提供一种半导体垂直打线结构及方法，该方法包括以下步骤：S1：提供一半导体芯片，所述半导体芯片表面具有分立设置的第一焊点与第二焊点，所述第一焊点处设有与所述半导体芯片内部功能器件相连的打线焊垫，所述第二焊点处设有虚拟焊垫；S2：在所述打线焊垫上进行打线，在所述虚拟焊垫上进行切线，在所述打线焊垫上方进行拉线，使得金属线在切线处断裂，得到与所述打线焊垫连接的垂直导电柱。本发明通过对第二焊点增加虚拟焊垫，消除垂直打线中由于第二焊点在前层所产生的损伤，进而改善垂直打线工艺前层基层的平整度及产生剥离的风险，提高了芯片中每一导电层的电信号传输性能，并有助于提高垂直打线工艺的效率及精确度
一种半导体垂直结构方法

[发明专利]自钳位IGBT器件及其制造方法-CN201911281948.8有效
发明人：孙永生;钟圣荣;周东飞 -专利权人：上海贝岭股份有限公司
申请日： 2019-12-13 - 公布日： 2021-06-25 - 主分类号： H01L21/60 文献下载
摘要：本发明公开了一种自钳位IGBT器件及其制造方法，所述制造方法包括：在IGBT芯片上制作第一打线窗口；在第一芯片上制作第二打线窗口和第三打线窗口；将所述第一芯片叠放在所述IGBT芯片表面；将所述第一打线窗口和所述第二打线窗口进行打线连接，并将所述第三打线窗口和所述IGBT芯片的栅极进行打线连接。本发明在不需要调整IGBT芯片及晶体管(如二极管)的设计规则及工艺的条件下，大大地降低了制造工艺难度，降低了器件的设计要求，提高了IGBT芯片和晶体管芯片结构设计及加工自由度，且在实现自钳位保护功能的同时也保证了
igbt 器件及其制造方法

[实用新型]一种半导体垂直打线结构-CN201821264947.3有效
发明人：黄晗;林正忠;陈彦亨;吴政达 -专利权人：中芯长电半导体（江阴）有限公司
申请日： 2018-08-06 - 公布日： 2019-05-10 - 主分类号： H01L21/48 文献下载
摘要：本实用新型提供一种半导体垂直打线结构，所述半导体垂直打线结构包括半导体芯片、打线焊垫、垂直导电柱及虚拟焊垫，其中，所述半导体芯片表面具有分立设置的第一焊点与第二焊点，所述打线焊垫位于所述第一焊点处，与所述半导体芯片内部功能器件相连，所述垂直导电柱连接于所述打线焊垫表面，所述虚拟焊垫位于所述第二焊点处，用于为所述垂直导电柱的形成提供一切线平台。本实用新型通过对第二焊点增加虚拟焊垫，消除垂直打线中由于第二焊点在前层所产生的损伤，进而改善垂直打线工艺前层基层的平整度及产生剥离的风险，提高了芯片中每一导电层的电信号传输性能，并有助于提高垂直打线工艺的效率及精确度
焊垫焊点垂直打线垂直导电柱打线结构半导体半导体芯片本实用新型打线工艺虚拟焊点处前层半导体芯片表面电信号传输分立设置功能器件导电层平整度损伤剥离芯片基层

[实用新型]一种SiC金属器件电极键合结构-CN202122382529.2有效
发明人：江天;林少峰;陈永华;卢嵩岳 -专利权人：厦门三优光电股份有限公司
申请日： 2021-09-29 - 公布日： 2022-05-10 - 主分类号： H01L23/488 文献下载
摘要：本实用新型公开一种SiC金属器件电极键合结构，在金属壳体内与贴片板并排设置一打线焊盘，该打线焊盘与金属壳体及贴片板绝缘，芯片正极引出金线水平接到打线焊盘上，打线焊盘下端立设导电柱子，该导电柱子与悬空设置的正极引脚连接；采用了上述方案后，本实用新型通过设置与贴片板并排的打线焊盘，将金线水平地打到不悬空的打线焊盘上，极大的降低了打线的工艺难度也避免出现打线异常。
一种 sic 金属器件电极结构

[发明专利]一种打叶复烤生产线工艺性能的测试与评价方法-CN201910090640.9在审
发明人：董世良;秦志强;陶永峰;陈一;朱宝;陈琳 -专利权人：湖北中烟工业有限责任公司
申请日： 2019-01-30 - 公布日： 2019-06-11 - 主分类号： G06Q10/06 文献下载
摘要：一种打叶复烤生产线工艺性能的测试与评价方法，该方法包括如下步骤：a.通过层次分析法构建生产线工艺性能多层次指标体系；b.计算每一指标相对于上一目标的权重；c.对各指标进行测试评价；根据打叶复烤生产线工艺性能的测试与评价指标层次体系，构建指标层次结构，运用层次分析法计算每一指标相对于上一目标的权重；涵盖打叶复烤加工过程的可靠性、稳定性和经济性，突出产品原料保障能力的评价既能反应出某个复烤厂生产线的整体工艺性能，又可以反应出该厂生产线的薄弱环节，同时还可以作为各复烤厂生产线加工能力强弱对比的参考；卷烟企业掌握打叶复烤加工点的工艺水平现状，制定打叶工艺质量标准，提出改进要求提升原料质量，提供基础依据。
打叶复烤生产线打叶测试层次分析法构建权重工艺质量标准生产线工艺薄弱环节保障能力层次结构层次体系产品原料工艺水平基础依据加工能力卷烟企业评价指标强弱对比整体工艺指标体系加工点涵盖参考改进制定

[发明专利]制造半导体封装件用打线方法及系统-CN02101575.9无效
发明人：曾维桢;黄建屏;黄焜铭 -专利权人：矽品精密工业股份有限公司
申请日： 2002-01-10 - 公布日： 2003-07-23 - 主分类号： H01L21/50 文献下载
摘要：一种制造半导体封装件用的打线方法及系统，用于芯片的封装工艺中，将已粘接有芯片的芯片承载件的料片馈入打线工作站的打线区，进行以焊线连接芯片与承载件的打线作业；完成打线料片后移送至邻接打线区的测试区，同时将接续料片馈入打线区；在测试区对打线后的料片焊线进行有无通路/短路的测试后，若无，则将测试的料片放出该打线工作站，若有，则由一与该测试区接连的控制模块发出一控制信号至该打线区，以令该打线区的打线中止，打线机台进行检修并调整成正常状态，解除中止打线作业的控制信号，继续打线作业。这样的测试，可以实时测试出不良品并实时调整打线机台，并可降低封装时程及耗材，可大幅降低成本。
制造半导体封装件用打线方法系统

[实用新型]芯片打线工艺设备-CN202123241733.9有效
发明人：饶黎;熊雯靖;吉锦涛 -专利权人：武汉锐晶激光芯片技术有限公司
申请日： 2021-12-22 - 公布日： 2022-04-26 - 主分类号： H01L21/67 文献下载
摘要：本实用新型提供了一种芯片打线工艺设备，包括：热板组件，热板组件上设置有第一真空孔；夹具组件，设置于热板组件；其中，夹具组件设置有夹持槽，夹持槽的底壁设置有第二真空孔，第二真空孔与第一真空孔相连通。本实用新型提供的芯片打线工艺设备，通过在热板组件上设置第一真空孔，并在夹具组件的夹持槽底壁设置于第一真空孔相连通的第二真空孔，可以使第一真空孔和第二真空孔内的压力环境相互连通，从而在夹持槽内放置有芯片时，可以利用第二真空孔吸附芯片，实现对芯片在夹持槽内的限位固定，极大程度上简化了芯片打线工艺过程中装夹芯片时的必要操作，显著提升了芯片打线的生产效率，节省了芯片打线工艺的时间成本。
芯片工艺设备

[发明专利]打线方法-CN201210088144.8有效
发明人：陈逸男;徐文吉;叶绍文;刘献文 -专利权人：南亚科技股份有限公司
申请日： 2012-03-29 - 公布日： 2013-10-23 - 主分类号： H01L21/60 文献下载
摘要：本发明公开了一种打线方法，包含：(1)将芯片置于一承载件上；(2)将塑性材料点于所述芯片上，其中所述塑性材料位于所述芯片的打线焊垫与所述承载件的引脚间；(3)打线于所述打线焊垫与所述引脚上，使焊线连接于所述打线焊垫与所述引脚间本发明所提出的打线方法，可在打线过程中使焊线立即被塑性材料所包埋及固定，因此可避免在打线过程中因振动造成的焊线互碰短路，可提高制作工艺良率。
方法

[发明专利]一种预测打叶复烤工艺流程烟碱变异系数的方法-CN202211184223.9在审
发明人：周沅桢;刘绍强;龙雨蛟;黄慧鸿;张红;胡春华;王发勇;林婷;李雪涵 -专利权人：红云红河烟草（集团）有限责任公司
申请日： 2022-09-27 - 公布日： 2023-01-17 - 主分类号： G16C20/30 文献下载
摘要：本发明属于烟草生产加工技术领域，涉及一种预测打叶复烤工艺流程烟碱变异系数的方法，根据实际需求，统计相关历史数据，形成某工艺环节的烟碱变异系数经验数据表，并根据打叶复烤流程环节和顺序建立计算模型。本发明方法，用于解决复烤新生产线设计或者已有生产线改造设计中。在新生产线设计时，使用该模型，能够快速准确预测不同工艺流程的成品片烟烟碱变异系数，进而指导打叶复烤工艺流程设计。
一种预测打叶复烤工艺流程烟碱变异系数方法

[发明专利]半导体封装打线工艺的硬度测量装置及其方法-CN200910197966.8无效
发明人：王德峻 -专利权人：日月光封装测试(上海)有限公司
申请日： 2009-10-30 - 公布日： 2011-05-11 - 主分类号： G01N3/42 文献下载
摘要：本发明公开一种半导体封装打线工艺的硬度测量装置及其方法，所述硬度测量装置包含一打线机台、一硬度测量针杆及一参数收集与运算单元。所述打线机台具有一焊针组装部，以组装结合所述硬度测量针杆，并使所述硬度测量针杆相对所述打线机台进行移动。所述硬度测量针杆具有一下压接触部，所述下压接触部用以接触一封装组件的至少一打线位置。所述参数收集与运算单元可供选择收集、计算或输出所述下压接触部接触所述打线位置的硬度相关参数。
半导体封装工艺硬度测量装置及其方法

[实用新型]一种元器件结构-CN202121332560.9有效
发明人：徐玉鹏;何正鸿 -专利权人：甬矽电子（宁波）股份有限公司
申请日： 2021-06-16 - 公布日： 2021-11-19 - 主分类号： H01L23/488 文献下载
摘要：本实用新型公开了一种元器件结构，包括基板，基板上印刷有锡膏，基板上焊接有被动元器件，基板上设有第一打线pad，基板上贴装有芯片，芯片上设有第二打线pad，第一打线pad和第二打线pad之间通过金属打线相连接，被动元器件上开有凹槽；通过设计沟槽，可以提升被动元器件与基板底部空间，从而防止被动元器件在回流过程中的锡桥接问题，以及提升元器件在封装过程中，塑封工艺，塑封料填充的底部空间，从而减小元器件与基板之间的分层问题，通过设计凹槽，能够提升金属打线空间，防止金属打线与元器件接触，提升芯片打线的密集度，从而提升产品的性能。
一种元器件结构

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条