“钟圣荣”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果47个，建议您升级VIP下载更多相关专利

[发明专利]结终端结构及其制备方法-CN201811557431.2有效
发明人：李巍;路鹏;张新;钟圣荣;邓小社 -专利权人：无锡华润华晶微电子有限公司
申请日： 2018-12-19 - 公布日： 2023-10-27 - 主分类号： H01L29/06 文献下载
摘要：本申请提供一种结终端结构及其制备方法。所述结终端结构包括原胞区、位于所述原胞区外周的终端区以及位于所述终端区外周的截止区；所述结终端结构包括：具有第一导电类型的衬底、形成于所述衬底之上的具有第一导电类型的外延层、形成于所述终端区的所述外延层中的环形槽及填充在所述环形槽中的氧化层、形成于所述终端区的所述外延层中的具有第二导电类型的场限环、形成于所述截止区的所述外延层中的具有第一导电类型的注入区、形成于所述原胞区的所述外延层中的具有第二导电类型的源区及形成于所述源区中的具有第一导电类型的体区。
终端结构及其制备方法

[发明专利]IGBT器件及其控制方法-CN202111615574.6在审
发明人：葛景涛;钟圣荣;钟子期;周东飞;曹荣荣;张贺源 -专利权人：上海贝岭股份有限公司
申请日： 2021-12-27 - 公布日： 2023-06-30 - 主分类号： H01L29/739 文献下载
摘要：本发明公开一种IGBT器件及其控制方法，器件包括：选取至少一个沟槽栅，并通过栅走线将选取出的沟槽栅连接至第二外部信号输入端，形成第二控制栅极；通过选取在第二控制栅极对应的沟槽栅的一侧或两侧相邻的沟槽栅，通过栅走线将选取出的沟槽栅连接至第一外部信号输入端，形成第一控制栅极；第一控制栅极接收第一控制信号，第二控制栅极接收第二控制信号。本发明通过选取沟槽栅，通过栅走线将选取出的沟槽栅分别连接至两个外部信号输入端，形成第一控制栅极和第二控制栅极；向第一控制栅极和第二控制栅极分别输入第一控制信号和第二控制信号，实现控制器件的导通或关断，减小了开关过程中的dv/dt和di/dt等参数，减小了电磁干扰。
igbt 器件及其控制方法

[发明专利]电机负载模拟装置以及电机负载模拟系统-CN202111384992.9在审
发明人：宋炳秋;柯俊吉;钟圣荣 -专利权人：上海贝岭股份有限公司
申请日： 2021-11-22 - 公布日： 2023-05-23 - 主分类号： G01R31/34 文献下载
摘要：本发明公开了一种电机负载模拟装置以及电机负载模拟系统，所述电机负载模拟装置与待测电机和负载电机电连接，所述待测电机和负载电机传动连接，所述电机负载模拟装置包括电回收模块，所述电回收模块用于回收所述负载电机被带动时产生的电能，所述电回收模块包括分别与所述负载电机的三相输出电连接的三个半桥电路模块，每个所述半桥电路模块分别用于对所述负载电机输出的单相交流电进行整流。通过电回收模块回收负载电机被带动时所产生的电能，实现能量的回收利用，由此降低了电机负载模拟装置的能耗，提高了效率。
电机负载模拟装置以及系统

[发明专利]沟槽栅超结MOSFET及其制造方法-CN202111313685.1在审
发明人：曹荣荣;钟圣荣;钟子期;周东飞;葛景涛 -专利权人：上海贝岭股份有限公司
申请日： 2021-11-08 - 公布日： 2023-05-09 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种沟槽栅超结MOSFET及其制造方法，其中沟槽栅超结MOSFET包括金属化漏极、第一导电类型半导体掺杂衬底、第一导电类型半导体掺杂漂移区、第二导电类型半导体掺杂柱区等；金属化漏极位于第一导电类型半导体掺杂衬底的背面；超结结构位于第一导电类型半导体掺杂衬底的上方；第二导电类型半导体体区位于超结结构的上方；金属化源极位于沟槽栅超结MOSFET的表面；第二导电类型半导体体区的上表面设置有第二导电类型半导体掺杂接触区。本发明避免了雪崩电流经过寄生BJT，因而寄生BJT不会开启，从而增强了超结MOSFET器件的抗UIS失效能力。
沟槽栅超结 mosfet 及其制造方法

[发明专利]三相电机驱动器及电动车-CN202211667417.4在审
发明人：柯俊吉;宋炳秋;钟圣荣 -专利权人：上海贝岭股份有限公司
申请日： 2022-12-23 - 公布日： 2023-03-24 - 主分类号： H02P27/06 文献下载
摘要：本发明公开了一种三相电机驱动器及电动车，三相电机驱动器包括控制板、驱动板、功率板和电容板；控制板用于发出控制信号，驱动板用于驱动功率板中的功率器件，功率板用于将直流电转换为三相交流电；电容板用于为控制板、驱动板和功率板供电；控制板、驱动板、功率板和电容板布置为至少两层。本发明对硬件系统进行了模块化设计，将功率板与控制板分为不同模块，既可以对功率板进行特殊的散热设计，又可以减小功率回路对控制回路的电磁干扰，模块化设计还可以降低每个模块自身的布线难度；将各个模块叠层布置，可以显著减小整个硬件系统的尺寸，提升系统功率密度；模块化设计满足了不同功率范围兼容性和延拓性的需求，同时减小了系统成本。
三相电机驱动器电动车

[发明专利]Trench MOS器件及其制造方法-CN201910938219.9有效
发明人：周东飞;孙永生;钟圣荣 -专利权人：上海贝岭股份有限公司
申请日： 2019-09-30 - 公布日： 2022-12-16 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种Trench MOS器件及其制造方法，所述制造方法包括：S1.提供一衬底；S2.对衬底的一表面进行刻蚀，形成沟槽；S3.在衬底的表面和沟槽内形成第一氧化层；S4.在第一氧化层的表面进行淀积，形成淀积层；S5.对淀积层采用高温退火处理，将淀积层中的第一杂质扩散至衬底中，形成扩散层；S6.对扩散层和衬底采用杂质注入，形成杂质注入区。本发明实现在不影响body结深的情况下，减小了沟道长度，有效地减小了Trench MOS器件的导通电阻，且不会影响器件的反向特性，进而保证了器件的可靠性；也阻止body区域连成一片，有利于Trench MOS器件的开启；另外，存在不增加成本的优点。
trench mos 器件及其制造方法

[发明专利]具有N埋层的沟槽型基区电阻控制晶闸管及其制作方法-CN202011530133.1在审
发明人：曹荣荣;钟圣荣;钟子期;周东飞;葛景涛 -专利权人：上海贝岭股份有限公司
申请日： 2020-12-22 - 公布日： 2022-07-08 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种具有N埋层的沟槽型基区电阻控制晶闸管及其制作方法，其中，该具有N埋层的沟槽型基区电阻控制晶闸管的结构组成包括：衬底；在衬底的内部设置有缓冲层、N埋层以及在衬底的上方设置有表面结构区；沟槽栅极穿过表面结构区，沟槽栅极的底部延伸至衬底的内部；其中，表面结构区包括P基区、N+阴极区以及分流区，沟槽栅极位于P基区的一侧，N埋层的一端沿着水平方向在衬底的内部延伸至P基区的下方，N埋层的存在可以抑制导通时空穴被分流区抽取，使更多空穴在N埋层下方积累，以及增大流过P基区的空穴电流，加速晶闸管的开启，提高器件开启速度，改善电压折回现象。
具有沟槽型基区电阻控制晶闸管及其制作方法

[发明专利]功率半导体器件动态特性测试系统-CN202011552324.8在审
发明人：柯俊吉;钟圣荣 -专利权人：上海贝岭股份有限公司
申请日： 2020-12-24 - 公布日： 2022-06-28 - 主分类号： G01R31/26 文献下载
摘要：本发明公开了一种功率半导体器件动态特性测试系统，包括测试主机，测试主机集成了高压电容模块、低压电容模块、第二切换单元和至少一个测试拓扑电路；高压电容模块用于储存预设的高压电能；低压电容模块用于储存预设的低压电能；测试拓扑电路包括第一切换单元和用于接入待测功率半导体器件的接口，第一切换单元用于切换测试拓扑电路，以使得待测功率半导体器件处于不同的测试状态；第二切换单元用于选择高压电容模块或低压电容模块为测试拓扑电路供电。通过高低压电容分段方法满足了宽电压需求，通过测试拓扑电路减少配套组件，减小了测试系统的体积，提升了测试的效率，提高了系统的安全性和可靠性。
功率半导体器件动态特性测试系统

[发明专利]超级势垒整流器的制备方法以及超级势垒整流器-CN202010649710.2在审
发明人：钟子期;钟圣荣;周东飞;刘欢;孟宪博;董志意 -专利权人：上海贝岭股份有限公司
申请日： 2020-07-08 - 公布日： 2022-01-11 - 主分类号： H01L21/329 文献下载
摘要：本发明公开了一种超级势垒整流器的制备方法以及超级势垒整流器，所述制备方法包括：在衬底上形成外延层；在所述外延层上热生长场氧化层；在所述场氧化层上刻蚀有源区；在所述有源区中注入离子并推结形成P阱；在所述有源区中刻蚀沟槽，所述沟槽贯穿所述P阱；在所述沟槽的侧壁以及底部热生长栅氧层；在所述沟槽内淀积多晶硅；在所述有源区中的所述沟槽两侧形成P型体区；在所述P型体区表面以及所述多晶硅表面制作金属电极。本发明技术方案解决了高压超势垒整流器易发生穿通击穿的难题，为量产高压超势垒整流器提供了一个切实可行的方案。
超级整流器制备方法以及

[发明专利]超结VDMOS器件及其制备方法-CN201710136588.7有效
发明人： 钟圣荣;张新 -专利权人：无锡华润华晶微电子有限公司
申请日： 2017-03-08 - 公布日： 2021-12-24 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种超结VDMOS器件及其制备方法。本发明中超结VDMOS器件，分为原胞区、位于原胞区外周的终端区以及位于终端区外周的截止区，其包括具有第一导电类型的衬底；具有第一导电类型的第一外延层，作为漂移区；第二导电类型柱，位于原胞区的第一外延层中以及终端区的第一外延层中；具有第一导电类型的第一注入区，位于原胞区的第一外延层上；第一注入区的掺杂浓度比漂移区的掺杂浓度高；具有第一导电类型的第二外延层，位于终端区的第一外延层上；第二外延层的掺杂浓度比漂移区的掺杂浓度低；具有第一导电类型的第二注入区，位于截止区的第一外延层上；第二注入区的掺杂浓度比漂移区的掺杂浓度高。本发明的技术方案可以缩短开发时间，降低成本。
vdmos 器件及其制备方法

[发明专利]IGBT的制造方法和IGBT-CN202010345911.3在审
发明人： 钟圣荣;钟子期;周东飞;孙永生;董志意;刘欢;孟宪博 -专利权人：上海贝岭股份有限公司
申请日： 2020-04-27 - 公布日： 2021-11-12 - 主分类号： H01L21/331 文献下载
摘要：本发明公开了IGBT的制造方法和IGBT，其中IGBT的制造方法包括以下步骤：在半导体衬底中制作形成沟槽；在半导体衬底中制作形成载流子存储区，载流子存储区自沟槽的侧壁向衬底单元的内部延伸预设距离；对沟槽的底部进行刻蚀以使沟槽达到预设深度；在加深的沟槽中制作形成沟槽栅。本发明通过优化IGBT正向导通时载流子的分布，降低导通压降Vce(on)以降低器件的导通损耗。
igbt 制造方法

[发明专利]绝缘栅双极晶体管及其制造方法-CN202010346503.X在审
发明人： 钟圣荣;钟子期;周东飞;孙永生;董志意;刘欢;孟宪博 -专利权人：上海贝岭股份有限公司
申请日： 2020-04-27 - 公布日： 2021-11-12 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种绝缘栅双极晶体管及其制造方法，其中制造方法包括以下步骤：对若干衬底单元进行刻蚀以形成若干沟槽，若干沟槽包括第一沟槽和第二沟槽，第一沟槽用于形成第一绝缘栅双极晶体管的沟槽栅，第一绝缘栅双极晶体管为在第一衬底单元制造形成的绝缘栅双极晶体管，第二沟槽用于形成第二绝缘栅双极晶体管的沟槽栅，第二绝缘栅双极晶体管为在第二衬底单元制造形成的绝缘栅双极晶体管；第一沟槽的延伸方向与第二沟槽的延伸方向正交；制造形成沟槽栅。本发明有利于释放水平和垂直两个方向的应力，降低深槽刻蚀后带来的圆片翘曲的问题。
绝缘双极晶体管及其制造方法

[发明专利]自钳位IGBT器件及其制造方法-CN201911281948.8有效
发明人：孙永生;钟圣荣;周东飞 -专利权人：上海贝岭股份有限公司
申请日： 2019-12-13 - 公布日： 2021-06-25 - 主分类号： H01L21/60 文献下载
摘要：本发明公开了一种自钳位IGBT器件及其制造方法，所述制造方法包括：在IGBT芯片上制作第一打线窗口；在第一芯片上制作第二打线窗口和第三打线窗口；将所述第一芯片叠放在所述IGBT芯片表面；将所述第一打线窗口和所述第二打线窗口进行打线连接，并将所述第三打线窗口和所述IGBT芯片的栅极进行打线连接。本发明在不需要调整IGBT芯片及晶体管(如二极管)的设计规则及工艺的条件下，大大地降低了制造工艺难度，降低了器件的设计要求，提高了IGBT芯片和晶体管芯片结构设计及加工自由度，且在实现自钳位保护功能的同时也保证了IGBT有源区面积不损失；另外，制造流程具有一定的通用性，另外也简化了制造流程。
igbt 器件及其制造方法

[发明专利]反向导通绝缘栅双极晶体管及其制备方法-CN201611250030.3有效
发明人： 钟圣荣;邓小社 -专利权人：无锡华润华晶微电子有限公司
申请日： 2016-12-29 - 公布日： 2020-06-23 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种反向导通绝缘栅双极晶体管，该反向导通绝缘栅双极晶体管包括：N型衬底，包括第一面、以及与第一面相背的第二面；第一外延层，设置于所述N型衬底的所述第一面上；第二外延层，设置于所述第一外延层上；P型掺杂区，设置于所述N型衬底的第二面侧内；DMOS器件，连接于所述第二外延层上；金属层，设置于所述N型衬底的第二面。本发明设计了一种反向导通绝缘栅双极晶体管及其制备方法中，通过使N型衬底的掺杂浓度比第一外延层的掺杂浓度低，可以有效降低膝电压，改善snap‑back效应。
向导绝缘双极晶体管及其制备方法

[发明专利]整流器及其制造方法-CN201310456990.5有效
发明人： 钟圣荣;王根毅;邓小社;周东飞 -专利权人：无锡华润上华科技有限公司
申请日： 2013-09-29 - 公布日： 2020-06-05 - 主分类号： H01L27/08 文献下载
摘要：本发明提供一种整流器及其制造方法，该整流器包括元胞区域和保护环区域，元胞区域包括多个整流二极管，整流二极管包括衬底、位于衬底上的外延层、位于外延层上的P型区、贯穿P型区的沟槽、设于沟槽内的沟道多晶硅、位于沟槽的槽壁与沟道多晶硅之间的氧化层、位于P型区内且位于沟槽两侧的N+区、位于P型区、N+区和沟道多晶硅上的正面金属层以及位于衬底背面的背面金属层。该整流器采用沟道型MOS结构，消除了寄生JFET电阻，可以进一步降低整流器的正向导通压降。同时降低了芯片的面积，降低了器件的成本。该整流器制造方法采用了保护环光刻板、沟槽光刻板、源区光刻板和金属光刻板共四块光刻板，具有工艺简单、制造成本低的优点。
整流器及其制造方法

1
2
3
4
下一页»
尾页
共 47 条