“导体类型”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果727846个，建议您升级VIP下载更多相关专利

[发明专利]一种提高抗浪涌能力的栅控晶闸管器件-CN201710707841.X在审
发明人：任敏;林育赐;何文静;苏志恒;李泽宏;张波 -专利权人：电子科技大学
申请日： 2017-08-17 - 公布日： 2017-12-01 - 主分类号： H01L29/745 文献下载
摘要：本发明提供一种提高抗浪涌能力的栅控晶闸管器件，包括第一导电类型半导体衬底和第二导电类型半导体外延层，第二导电类型半导体外延层的顶层两端分别具有第一导电类型半导体阱区；第一导电类型半导体阱区内具有第二导电类型半导体阱区；第二导电类型半导体阱区内具有重掺杂第一导电类型半导体区；第二导电类型半导体阱区采用组分渐变的混合晶体材料，形成渐变的禁带宽度，且禁带宽度的渐变方式为在器件的纵向方向上，从靠近金属化阴极的上表面到远离金属化阴极的下表面，构成第二导电类型半导体阱区的混合晶体材料的禁带宽度逐渐减小，提高了通态电流临界上升率di/dt，从而提升了栅控晶闸管的抗浪涌能力。
一种提高浪涌能力晶闸管器件

[发明专利]发光器件以及发光器件封装-CN201210068656.8有效
发明人：金载焄 -专利权人： LG伊诺特有限公司
申请日： 2012-03-12 - 公布日： 2017-03-01 - 主分类号： H01L33/38 文献下载
摘要：该发光器件包括第一导电类型半导体层；有源层，布置在所述第一导电类型半导体层上；隧道结层，包括布置在所述有源层上的第二导电类型氮化物半导体层与第一导电类型氮化物半导体层，其中所述第一导电类型氮化物半导体层与所述第二导电类型氮化物半导体层以PN结的方式联结；第一电极，布置在所述第一导电类型半导体层上；以及第二电极，布置在所述第一导电类型氮化物半导体层上，其中所述第二电极的一部分穿过所述第一导电类型氮化物半导体层与所述第二导电类型氮化物半导体层肖特基接触
发光器件以及封装

[发明专利]一种具有内置镇流电阻的高压IGBT器件-CN201711445407.5有效
发明人：李泽宏;彭鑫;吴玉舟;殷鹏飞;任敏;高巍;张金平;张波 -专利权人：电子科技大学
申请日： 2017-12-27 - 公布日： 2020-11-13 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种具有内置镇流电阻的高压IGBT器件，其元胞结构包括第一导电类型半导体P+集电区、金属集电极、第二导电类型半导体缓冲层、第二导电类型半导体N‑漂移区、第一导电类型半导体P型基区、重掺杂第一导电类型半导体P+掺杂区、第二导电类型半导体内置镇流电阻区和重掺杂第二导电类型半导体N+发射区，第二导电类型半导体内置镇流电阻区取代第二导电类型半导体N+发射区向栅极结构下方横向扩展的部分，从而使第二导电类型半导体内置镇流电阻区处于栅极电压控制区域
一种具有内置流电高压 igbt 器件

[发明专利]一种功率半导体器件的RESURF终端结构-CN201710495643.1在审
发明人：任敏;李佳驹;罗蕾;林育赐;李泽宏;张波 -专利权人：电子科技大学
申请日： 2017-06-26 - 公布日： 2017-08-29 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种功率半导体器件的RESURF终端结构，包括阴极金属电极、第一导电类型重掺杂半导体衬底、第一导电类型半导体轻掺杂漂移区、场氧化层、位于场氧化层上表面或者左侧的场板、覆盖所述场板和场氧化层的硼磷硅玻璃层、第二导电类型半导体主结、第二导电类型半导体轻掺杂RESURF层、第一导电类型半导体轻掺杂区、第一导电类型半导体重掺杂截止环；本发明第二导电类型半导体轻掺杂RESURF层与其上方的第一导电类型半导体轻掺杂区相互耗尽，形成空间电荷区，改变半导体表面电场的分布，该发明能够缓解半导体表面的电场集中，使终端的耐压能尽量达到平行平面结的击穿电压，同时减小终端面积，提高芯片面积效率。
一种功率半导体器件 resurf 终端结构

[发明专利]一种功率半导体器件终端结构及其制备方法-CN201710496046.0在审
发明人：任敏;罗蕾;李佳驹;苏志恒;李泽宏;张波 -专利权人：电子科技大学
申请日： 2017-06-26 - 公布日： 2017-10-20 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种功率半导体器件的终端结构及其制备方法，包括阴极金属电极、第一导电类型重掺杂半导体衬底、第一导电类型半导体轻掺杂漂移区、场氧化层、第二导电类型半导体主结区、第一导电类型半导体重掺杂截止环；第一导电类型半导体轻掺杂漂移区内部上表面具有沟槽，沟槽中设有填充介质，沟槽下方设有第二导电类型半导体轻掺杂RESURF层；本发明第二导电类型半导体轻掺杂RESURF层与其上方和下方的第一导电类型半导体轻掺杂区相互耗尽，改变了平行于半导体表面方向上的电场分布，使电场呈现为近似矩形的分布，在同等电压条件下减小终端面积，提高芯片面积效率；并且可在挖沟槽后再通过离子注入形成第二导电类型半导体轻掺杂RESURF层，降低了工艺难度。
一种功率半导体器件终端结构及其制备方法

[发明专利]一种高压器件及其制造方法-CN201310418088.4有效
发明人：乔明;李燕妃;蔡林希;吴文杰;许琬;陈涛;胡利志;张波 -专利权人：电子科技大学
申请日： 2013-09-13 - 公布日： 2013-12-25 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及半导体技术，具体的说是涉及一种高压器件及其制造方法。本发明的高压器件集成在第一种导电类型半导体衬底上，包括第二种导电类型半导体漂移区、第二种导电类型半导体源区、第二种导电类型半导体漏区、第二种导电类型半导体重掺杂层、第一种导电类型半导体体区、第一种导电类型半导体体接触区、第一种导电类型半导体降场层、栅氧化层、场氧化层、金属前介质、多晶硅栅电极、源极金属、漏极金属，第二种导电类型半导体重掺杂层设置在场氧化层和第一种导电类型半导体降场层之间。
一种高压器件及其制造方法

[发明专利]半导体结构及其形成方法-CN202210544601.3在审
发明人：陈柏安 -专利权人：新唐科技股份有限公司
申请日： 2022-05-19 - 公布日： 2023-07-18 - 主分类号： H01L21/762 文献下载
摘要：一种半导体结构及其形成方法，其中该半导体结构包括：基板，具有第一导电类型；第一半导体层，在基板上并具有第二导电类型，第二导电类型不同于第一导电类型；第二半导体层，在第一半导体层上并具有第一导电类型；埋置层，在第二半导体层上并具有第二导电类型；外延层，在埋置层上并具有第二导电类型；以及深沟槽隔离结构，从外延层的顶表面往下延伸穿过外延层、埋置层、第二半导体层以及第一半导体层，并延伸至基板之中。
半导体结构及其形成方法

[发明专利]一种半导体器件和制造方法-CN202010496658.1有效
发明人：苟于单;王俊;程洋;肖啸;郭银涛 -专利权人：苏州长光华芯光电技术股份有限公司;苏州长光华芯半导体激光创新研究院有限公司
申请日： 2020-06-03 - 公布日： 2021-11-23 - 主分类号： H01L31/0352 文献下载
摘要：本发明公开了一种半导体器件，涉及半导体光电子器件领域。本发明公开的半导体器件，包括：第一导电类型半导体层；设置在第一导电类型半导体层上的插入层，插入层为硅碲共掺杂的铟镓砷；设置在插入层上第二导电类型半导体层；其中第一导电类型和第二导电类型是不同的导电类型。本发明公开的半导体器件可实现较高的隧穿峰值电流，可满足较高的隧穿电流需求。
一种半导体器件制造方法

[发明专利]用于更软的反向恢复且有载流子的逐渐注入的半导体器件-CN202180022071.X有效
发明人： W·A·维塔勒;L·德-米奇伊里斯;B·K·博克斯坦;E·布伊特拉戈;M·安德娜 -专利权人：日立能源瑞士股份公司
申请日： 2021-03-12 - 公布日： 2023-08-18 - 主分类号： H01L29/861 文献下载
摘要：半导体器件按从第一主侧(21)到第二主侧(22)的顺序包括：第一导电类型的第一半导体层(3)、第二导电类型的第三半导体层(41)、第二导电类型的第五半导体层(43)、以及第二导电类型的第四半导体层(42)，其中，第三半导体层与第一半导体层(3)形成pn结(5)，第五半导体层(43)的最大掺杂浓度低于第四半导体层(42)的最大掺杂浓度且高于第三半导体层(41)的最大掺杂浓度，并且其中，第一导电类型的第一半导体区(51)和第二半导体区(52)完全嵌入在第五半导体层(43)中。在反向恢复期间，第一半导体区(51)的第一导电类型载流子注入持续时间不同于第二半导体区(52)的第一导电类型载流子注入持续时间。
用于反向恢复载流子逐渐注入半导体器件

[发明专利]一种具有抗SEB能力的VDMOS器件-CN201710726322.8有效
发明人：任敏;林育赐;苏志恒;何文静;李泽宏;张波 -专利权人：电子科技大学
申请日： 2017-08-22 - 公布日： 2020-07-31 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种具有抗SEB能力的VDMOS器件，从下到上依次层叠金属化漏极、第一导电类型半导体衬底、第一导电类型半导体外延层、金属化源极；还包括第二导电类型半导体体区、第一导电类型半导体源区、第二导电类型半导体体接触区，两侧的第二导电类型半导体体区之间具有栅极结构；本发明通过在第二导电类型半导体体区的底部引入载流子引导区，引导区的杂质分布能够产生自建电场，该自建电场能够引导载流子避免流经第二导电类型半导体体区位于第一导电类型半导体源区正下方的部分
一种具有 seb 能力 vdmos 器件

[发明专利]发光器件和发光器件封装-CN201010572450.X有效
发明人：孙孝根 -专利权人： LG伊诺特有限公司
申请日： 2010-11-30 - 公布日： 2011-07-06 - 主分类号： H01L33/44 文献下载
摘要：该发光器件，包括：第二导电类型半导体层；有源层；第一导电类型半导体层；以及中间折射层。有源层被设置在第二导电类型半导体层上。第一导电类型半导体层被设置在有源层上。中间折射层被设置在第一导电类型半导体层上。中间折射层具有的折射率小于第一导电类型半导体层的折射率并且大于空气的折射率。
发光器件封装

[发明专利]一种改善输出电容的功率MOSFET器件-CN202310317766.1在审
发明人：任敏;张淑萍;陶霖;王彤阳;李泽宏;张波;母国才 -专利权人：电子科技大学;电子科技大学广东电子信息工程研究院
申请日： 2023-03-28 - 公布日： 2023-06-09 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及功率半导体技术，具体涉及一种改善输出电容的功率MOSFET器件，包括漏极金属、重掺杂第一导电类型半导体衬底、轻掺杂第二导电类型半导体外延层、轻掺杂第一导电类型半导体埋层、重掺杂第一导电类型半导体垂直沉片、栅极介质层、栅多晶硅电极、第二导电类型半导体体区、第一导电类型半导体漂移区、重掺杂第一导电类型半导体源区、重掺杂第二导电类型半导体欧姆接触区、绝缘介质层、源极金属；本发明所提供的一种改善输出电容的功率MOSFET器件结构通过在半导体体区下方引入埋层结构辅助耗尽外延层使得漏源之间PN结的耗尽区进一步展宽，进而减小漏源之间的结电容，从而改善器件输出电容。
一种改善输出电容功率 mosfet 器件

[发明专利]半导体元件及其制造方法-CN200980100324.X无效
发明人：内田正雄;林将志;桥本浩一 -专利权人：松下电器产业株式会社
申请日： 2009-07-03 - 公布日： 2011-06-01 - 主分类号： H01L29/78 文献下载
摘要：半导体元件具备：在基板上形成的包含碳化硅的半导体层(10)；形成在半导体层(10)表面上的第1导电类型半导体区域(15)；在半导体层表面(10s)上包围第1导电类型半导体区域(15)的第2导电类型半导体区域(14)；以及具有与第1导电类型半导体区域(15)和第2导电类型半导体区域(14)接触的导电面(19s)的导电体(19)，在半导体层表面(10s)上，第1导电类型半导体区域(15)具有沿着第1轴(i)延伸的至少一个第1带状部分(60、61)，第1导电类型半导体区域(15)的沿着第1轴(i)的宽度(C1)大于导电面(19s)的沿着第1轴(i)的宽度(A1)，导电面(19s)的轮廓横切至少一个第1带状部分(60、61)
半导体元件及其制造方法

[发明专利]紫外半导体发光器件-CN201811521399.2在审
发明人：朴永焕;金美贤;徐钟旭 -专利权人：三星电子株式会社
申请日： 2018-12-12 - 公布日： 2019-07-12 - 主分类号： H01L33/24 文献下载
摘要：紫外半导体发光器件包括半导体堆叠、沟槽、填充绝缘体以及第一电极和第二电极。半导体堆叠包括第一导电类型的半导体层和第二导电类型的半导体层以及在它们之间的有源层，有源层包括AlGaN半导体材料。沟槽延伸通过第二导电类型的半导体层和有源层到达第一导电类型的半导体层并具有第一宽度。填充绝缘体填充沟槽，使得填充绝缘体在沟槽中至少延伸通过有源层，并且包括具有特定折射率的绝缘材料。第一电极连接到第一导电类型的半导体层，第二电极连接到第二导电类型的半导体层。
半导体层源层第一导电类型导电类型绝缘体填充半导体堆叠紫外半导体第二电极第一电极发光器件半导体材料绝缘体填充绝缘材料折射率延伸

[发明专利]半导体器件及其制造方法-CN201410428118.4无效
发明人：太田千春;高尾和人;西尾让司;四户孝 -专利权人：株式会社东芝
申请日： 2014-08-27 - 公布日： 2015-03-25 - 主分类号： H01L27/04 文献下载
摘要：根据一个实施例，半导体器件包含第一半导体区域、第二半导体区域、以及第三半导体区域。所述第一半导体区域包含碳化硅。所述第一半导体区域的导电类型是第一导电类型。所述第二半导体区域包含碳化硅。所述第二半导体区域的导电类型是第二导电类型。所述第三半导体区域包含碳化硅。所述第三半导体的导电类型是所述第二导电类型。所述第三半导体区域提供于所述第一半导体区域与所述第二半导体区域之间。当在连接所述第一半导体区域和所述第二半导体区域的方向上看时，所述第二半导体区域与所述第三半导体区域的交叠区域的面积小于所述第一半导体区域与所述第二半导体区域的交叠区域的面积。
半导体器件及其制造方法