“半导体器件图案”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1958228个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及其制造方法-CN201410372950.7有效
发明人：权炳昊;金哲;金镐永;朴世廷;金明哲;姜甫京;尹普彦;崔在光;崔时荣;郑锡勋;成金重;郑熙暾;崔容准;韩智恩 -专利权人：三星电子株式会社
申请日： 2014-07-31 - 公布日： 2019-03-26 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了半导体器件及其制造方法。半导体器件可以包括半导体基板，该半导体基板具有与第二半导体鳍端对端地对准的第一半导体鳍，在第一和第二半导体鳍的面对的端部之间具有凹陷。第一绝缘体图案邻近第一和第二半导体鳍的侧壁形成，第二绝缘体图案形成在第一凹陷内。第二绝缘体图案可以具有比第一绝缘体图案的上表面高的上表面，诸如可以具有至鳍的上表面的高度的上表面(或可以具有高于或低于鳍的上表面的高度的上表面)。第一和第二栅极沿第一半导体鳍的侧壁和上表面延伸。虚设栅电极可以形成在第二绝缘体图案的上表面上。还公开了制造半导体器件以及变型的方法。
半导体器件及其制造方法

[发明专利]半导体器件及其制造方法-CN201410232029.2有效
发明人：权兑勇;金相秀;梁正吉;崔正达 -专利权人：三星电子株式会社
申请日： 2014-05-28 - 公布日： 2019-04-23 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了一种半导体器件，其包括衬底、化合物半导体层和第一半导体图案和第二半导体图案。衬底包括第一区和第二区。第一半导体图案位于第一区的化合物半导体层上，并包括元素半导体。第二半导体图案位于第二区的化合物半导体层上，并包括III‑V族半导体材料。
半导体器件及其制造方法

[发明专利]三维半导体器件-CN201110347712.7无效
发明人：李昌炫;孙炳根;朴赞真;赵慧珍;张盛壹 -专利权人：三星电子株式会社
申请日： 2011-11-07 - 公布日： 2012-05-23 - 主分类号： H01L25/00 文献下载
摘要：本发明提供一种三维半导体器件。该三维半导体存储器件包括：在下结构上的上结构，该上结构包括导电图案；半导体图案，穿过上结构连接到下结构；以及绝缘间隔物，在半导体图案与上结构之间，绝缘间隔物的底表面位于等于或高于下结构的最高表面的竖直水平面
三维半导体器件

[发明专利]使用深度神经网络的基于图像的半导体器件图案化方法-CN202211448639.7在审
发明人：梁宰圆;朴圣真;吕尚哲;李宣旼;李赫;李洙龙;韩承周 -专利权人：三星电子株式会社
申请日： 2022-11-18 - 公布日： 2023-06-20 - 主分类号： G06V30/422 文献下载
摘要：一种半导体器件图案化方法包括：通过对关于样本的图案的信息进行成像来生成输入图像；在关于所述样本进行预设半导体工艺之后获取所述样本的所述图案的输出图像；通过用所述输入图像和所述输出图像使用深度神经网络(DNN)学习来生成预测模型；以及通过使用所述预测模型来针对半导体器件的图案预测所述半导体工艺之后的图案图像。
使用深度神经网络基于图像半导体器件图案方法

[发明专利]半导体器件及其制造方法-CN202010272045.X在审
发明人：曹荣大;张星旭;郑秀珍;金正泽;李始炯 -专利权人：三星电子株式会社
申请日： 2020-04-08 - 公布日： 2020-11-27 - 主分类号： H01L29/78 文献下载
摘要：提供了一种半导体器件及其制造方法。半导体器件可以包括半导体图案、栅结构、第一间隔物、第一半导体层和第二半导体层。半导体图案可以形成在衬底上，并且可以在与衬底的上表面垂直的竖直方向上彼此间隔开，并可以在竖直方向上重叠。栅结构可以形成在衬底和半导体图案上。栅结构的至少一部分可以在竖直方向上形成在半导体图案之间。第一半导体层可以覆盖半导体图案在第一方向上的侧壁以及第一间隔物和衬底的表面。第一半导体层可以具有第一杂质浓度。第二半导体层可以形成在第一半导体层上，并且可以具有高于第一杂质浓度的第二杂质浓度。该半导体器件可以具有良好的特性和高可靠性。
半导体器件及其制造方法

[发明专利]半导体器件和制造半导体器件的方法-CN201911394517.2在审
发明人：金宰中;李灿珩;张镇圭;金洛焕;李东洙 -专利权人：三星电子株式会社
申请日： 2019-12-30 - 公布日： 2020-12-01 - 主分类号： H01L29/49 文献下载
摘要：提供了半导体器件和制造半导体器件的方法。所述半导体器件可以包括堆叠在基底上的沟道图案和堆叠在基底上的栅电极。沟道图案包括半导体图案。栅电极延伸以与沟道图案交叉。栅电极可以包括介电层、第一逸出功调整图案和第二逸出功调整图案。介电层可以分别围绕半导体图案、第一逸出功调整图案可以分别围绕介电层，第二逸出功调整图案可以分别围绕第一逸出功调整图案。第一逸出功调整图案可以由含铝的材料形成，第一逸出功调整图案中的每个相应的第一逸出功调整图案接触第二逸出功调整图案中的围绕第一逸出功调整图案中的所述相应的第一逸出功调整图案的对应的一个第二逸出功调整图案。
半导体器件制造方法

[发明专利]半导体器件-CN201510632177.8有效
发明人：舩津胜彦;佐藤幸弘;金泽孝光;小井土雅宽;田谷博美 -专利权人：瑞萨电子株式会社
申请日： 2015-09-29 - 公布日： 2020-05-19 - 主分类号： H01L23/488 文献下载
摘要：本发明提供一种半导体器件，其目的在于，抑制半导体器件的可靠性降低。半导体器件具有：形成在陶瓷衬底(CS1)上的多个金属图案(MP)；和搭载在多个金属图案(MP)中的一部分上的半导体芯片(CP)。另外，在多个金属图案(MP)的周缘部形成有多个凹部(DP)。另外，在多个金属图案(MP)中的与半导体芯片(CP)重叠的区域不形成多个凹部(DP)。另外，在多个金属图案(MP)中的、配置在最靠近陶瓷衬底(CS1)的上表面(CSt)的周缘部的位置的多个金属图案(MPT)上设置有多个凹部(DP)。
半导体器件

[发明专利]在CMOS技术中形成自对准双重硅化物的方法-CN200580041392.5有效
发明人：小希里尔·卡布莱尔;切斯特·T.·齐奥波科夫斯基;约汉·J.·爱丽斯－莫纳甘;方隼飞;克里斯蒂安·拉沃伊;骆志炯;詹姆斯·S.·纳考斯;安·L.·斯廷根;克莱门特·H.·万 -专利权人：国际商业机器公司
申请日： 2005-12-01 - 公布日： 2007-11-07 - 主分类号： H01L21/8238 文献下载
摘要：一种制造互补金属氧化物半导体(CMOS)器件的方法，其中该方法包括如下步骤：在半导体衬底(102)中形成用于容纳第一类型半导体器件(130)的第一阱区(103)；在半导体衬底(102)中形成用于容纳第二类型半导体器件(140)的第二阱区(104)；用掩模(114)屏蔽第一类型半导体器件(130)；在第二类型半导体器件(140)上淀积第一金属层(118)；在第二类型半导体器件(140)上形成第一自对准硅化物；去除掩模(114)；在第一和第二类型半导体器件(130、140)上淀积第二金属层(123)；和在第一类型半导体器件(130)上形成第二自对准硅化物。该方法只需要一个图案层次，并消除了图案重叠，这还简化了在不同器件上形成不同硅化物材料的工艺。
cmos 技术形成对准双重硅化物方法

[发明专利]半导体器件及形成半导体器件的图案的方法-CN200910266326.8有效
发明人：李宁浩;沈载煌;罗暎燮 -专利权人：三星电子株式会社
申请日： 2009-12-24 - 公布日： 2010-06-30 - 主分类号： H01L27/04 文献下载
摘要：本发明提供一种半导体器件及形成半导体器件的图案的方法，在半导体器件的图案的形成方法中，通过在一部分器件区中进行双重构图而使得图案密度加倍且不同宽度的图案被同时形成，具有可容易地应用该方法的结构的半导体器件该半导体器件包括在第一方向上彼此平行地延伸的多个线图案。从多个线图案中在第二方向上间隔选出多个第一线图案，并且每个第一线图案具有靠近第一侧的第一端。从多个线图案中在第二方向上间隔选出的多个第二线图案，并且每个第二线图案具有靠近第一侧的第二端。第一线图案与第二线图案交替，每个第一线图案的第一端比每个第二线图案的第二端更远离第一侧。
半导体器件形成图案方法

[发明专利]平面型半导体器件及其制造方法-CN200710163705.5无效
发明人：崔容建 -专利权人：东部高科股份有限公司
申请日： 2007-10-11 - 公布日： 2008-04-16 - 主分类号： H01L21/8234 文献下载
摘要：本发明公开了一种平面型半导体器件，其包括：限定形成于半导体衬底上方的多个器件绝缘区域；形成于半导体衬底中的至少一个漂移区；形成于半导体衬底中的阱区；形成于半导体衬底上方和多个器件绝缘区域之间的栅极图案；在邻近栅极图案的侧部的半导体衬底中形成的一对源区和漏区；在阱区中形成的至少一个漂移区；在漂移区中形成的漏区；以及在源区、漏区上方以及部分在栅极图案上方形成的硅化物层。
平面半导体器件及其制造方法

[发明专利]包括竖直立柱的存储器件及制造和操作该存储器件的方法-CN200910166990.5有效
发明人：沈载星;崔正达 -专利权人：三星电子株式会社
申请日： 2009-06-11 - 公布日： 2010-02-17 - 主分类号： H01L27/115 文献下载
摘要：本发明提供一种包括竖直立柱的存储器件及制造和操作该存储器件的方法。在一种半导体器件及形成该器件的方法中，该半导体器件包括在水平方向延伸的由半导体材料制成的基板。在该基板上提供多个层间电介质层。提供多个栅极图案，每个栅极图案位于相邻的较低层间电介质层与相邻的较高层间电介质层之间。由半导体材料制成的竖直沟道在竖直方向延伸并穿过该多个层间电介质层和该多个栅极图案，位于每个栅极图案和竖直沟道间的栅极绝缘层使栅极图案与竖直沟道绝缘，竖直沟道在包括半导体区域的接触区接触基板。
包括竖直立柱存储器件制造操作方法

[发明专利]包括场效应晶体管的半导体器件-CN201910649082.5在审
发明人：金珍永;益冈有里 -专利权人：三星电子株式会社
申请日： 2019-07-18 - 公布日： 2020-01-31 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种半导体器件，该半导体器件包括：衬底，包括第一阱区；设置在衬底上的栅电极；设置在衬底和栅电极之间的半导体图案；设置在衬底上且在栅电极的相对两侧的多个源极/漏极图案；杂质层，设置在衬底中且在半导体图案与第一阱区之间；以及阻挡层，设置在衬底中且在半导体图案与杂质层之间。
衬底半导体图案栅电极半导体器件杂质层阻挡层阱区源极/漏极相对两侧图案

[发明专利]半导体器件-CN202111105617.6在审
发明人：李珍秀;蔡弘植;金润洙;金泰均;曹仑廷 -专利权人：三星电子株式会社
申请日： 2021-09-22 - 公布日： 2022-03-29 - 主分类号： H01L27/11524 文献下载
摘要：本发明提供一种半导体器件，该半导体器件包括：多个半导体图案，在第一方向上间隔开；多个模制绝缘层，在所述多个半导体图案之间；多个硅化物图案，接触所述多个半导体图案；以及多个第一金属导电膜，在所述多个模制绝缘层之间并连接到相应的硅化物图案，其中每个硅化物图案包括面对半导体图案的第一侧壁和面对第一金属导电膜的第二侧壁，硅化物图案的第一侧壁和硅化物图案的第二侧壁在第一方向上延伸，硅化物图案的第一侧壁和硅化物图案的第二侧壁是弯曲表面。
半导体器件

[发明专利]电子控制单元-CN201010229235.X有效
发明人：大多信介 -专利权人：株式会社电装
申请日： 2010-07-14 - 公布日： 2011-01-26 - 主分类号： H01L25/00 文献下载
摘要：电子控制单元包括电路板(40)、多个电路图案(81，82，83，84)、多个半导体器件(31，32，33，34)、多个引线(301，302，303)和至少一个热传导限制部分(91，92，93，94)。每个半导体器件被安装至在电路板上形成的相应电路图案。每个引线电气和机械地将每个半导体器件连接到相应的电路图案。可以限制从半导体器件产生的热量的传导的热传导限制部分被放置在相应的两个电路图案之间。
电子控制单元

[发明专利]半导体器件-CN202010500249.4在审
发明人：崔恩憓;姜承模;金正泽;梁炆承;柳宗烈 -专利权人：三星电子株式会社
申请日： 2020-06-04 - 公布日： 2020-12-15 - 主分类号： H01L29/78 文献下载
摘要：提供了一种半导体器件。所述半导体器件包括：绝缘层，位于基底上；沟道半导体图案，堆叠在绝缘层上并且彼此竖直地间隔开；栅电极，与沟道半导体图案交叉；源/漏区，分别处于栅电极的两侧处并且通过沟道半导体图案彼此连接，源/漏区具有凹入的底表面
半导体器件