“高介电常数介质层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果6553571个，建议您升级VIP下载更多相关专利

[实用新型]一种高介电常数双面覆铜板-CN202022612009.1有效
发明人：张冬燕;张洪广 -专利权人：上海忠慎电子科技有限公司
申请日： 2020-11-12 - 公布日： 2021-08-20 - 主分类号： B32B3/30 文献下载
摘要：本实用新型公开了一种高介电常数双面覆铜板，包括高介电常数介质层，所述高介电常数介质层顶面与底面均开有凹槽，所述高介电常数介质层的顶部通过涂抹有胶粘剂层A，所述高金属电常数介质层的底部通过涂抹有胶粘剂层B本实用新型通过设置有高介电常数介质层、凹槽等，由于高介电常数介质层的顶面与底面均开有凹槽，所以经过胶粘层的粘合，使高介电常数介质层与强塑层粘合更加密闭，避免了覆铜板各板层发生分离的缺点，通过设置有强塑层
一种介电常数双面铜板

[发明专利]半导体结构及其形成方法-CN201911252118.2在审
发明人：马雪丽;李永亮;王晓磊;项金娟;杨红;王文武 -专利权人：中国科学院微电子研究所
申请日： 2019-12-09 - 公布日： 2020-04-10 - 主分类号： H01L27/092 文献下载
摘要：本发明提供一种半导体结构及其形成方法，该方法包括：提供衬底；在衬底上形成沟道层；对沟道层表面进行氧化处理以形成第一界面层；对第一界面层进行第一退火处理，以将第一界面层转化为第二界面层，在第二界面层上沉积第一非晶态高介电常数栅介质层；或者，在第一界面层上沉积第二非晶态高介电常数栅介质层，对第一界面层和第二非晶态高介电常数栅介质层进行第二退火处理，以将第一界面层转化为第二界面层，第二非晶态高介电常数栅介质层转化为多晶态高介电常数栅介质层通过第二界面层降低界面态密度，抑制沟道层中的Ge原子扩散进入高介电常数栅介质层；多晶态高介电常数栅介质层的高介电常数，能够满足器件对等效氧化层厚度持续缩小的需求。
半导体结构及其形成方法

[发明专利]用于显示器应用的层堆叠-CN201880072510.6有效
发明人：芮祥新;崔寿永;栗田真一;翟羽佳;赵来 -专利权人：应用材料公司
申请日： 2018-09-13 - 公布日： 2023-09-19 - 主分类号： H01L21/768 文献下载
摘要：本公开内容的实施方式一般地涉及包含高介电常数电介质层的层堆叠，所述层堆叠形成于第一电介质层与金属电极上方。高介电常数电介质层具有20或更高的介电常数值且可形成为电子装置中的电容器、栅极绝缘层或任意合适的绝缘层的一部分，电子装置例如显示器装置。层堆叠包含设置于第一电介质层与金属层上的第二电介质层，和设置于第二电介质层上的高介电常数电介质层。第二电介质层提供均质表面，高介电常数电介质层形成于均质表面上。均质表面使高介电常数电介质材料得以均匀地沉积于其上，这样产生均匀的厚度分布。
用于显示器应用堆叠

[实用新型]一种改进式静电夹盘吸附用衬底和半导体芯片器件晶圆-CN201821060232.6有效
发明人：孙锦洋 -专利权人：成都海威华芯科技有限公司
申请日： 2018-07-05 - 公布日： 2018-12-25 - 主分类号： H01L21/683 文献下载
摘要：本实用新型公开了一种改进式静电夹盘吸附用衬底和半导体芯片器件晶圆，其中改进式静电夹盘吸附用衬底包括：低介电常数衬底；高介电常数介质薄膜层，所述的高介电常数介质薄膜层的顶端与所述低介电常数衬底连接，所述的高介电常数介质薄膜层的底端与静电夹盘接触本实用新型在低介电常数衬底表面生长高介电常数介质薄膜层形成一个改进式静电夹盘吸附用衬底，提高静电常数来增加静电吸附力，从而使工艺中E‑CHUCK静电夹盘更容易吸附带有该改进式静电夹盘吸附用衬底的半导体芯片
静电夹盘衬底吸附改进式高介电常数介质薄膜层低介电常数半导体芯片器件本实用新型晶圆半导体芯片静电吸附力衬底表面静电底端生长

[发明专利]一种生长高介电常数电介质叠层的方法-CN201310217735.5无效
发明人：赵威;刘洪刚;孙兵;常虎东 -专利权人：中国科学院微电子研究所
申请日： 2013-06-03 - 公布日： 2013-09-18 - 主分类号： H01L21/316 文献下载
摘要：本发明公开了一种生长高介电常数电介质叠层的方法，包括：采用热模式原子层沉积方法在衬底上生长第一层高介电常数电介质；采用等离子增强模式原子层沉积方法在第一层高介电常数电介质上生长第二层高介电常数电介质。本发明利用复合模式原子层沉积的叠层高介电常数电介质，相对于单一模式沉积得到的高介电常数电介质，既避免了衬底表面的离子损伤和界面氧化，又可以避免将器件长时间置于高温反应腔中引起电学性能退化，同时具有表面台阶覆盖好
一种生长介电常数电介质方法

[发明专利]合成多层陶瓷电子部件及其制造方法-CN01143780.4无效
发明人：杉本安隆;近川修;森直哉 -专利权人：株式会社村田制作所
申请日： 2001-12-19 - 公布日： 2002-07-24 - 主分类号： H01G4/12 文献下载
摘要：一种合成多层陶瓷电子部件,它包括相互层迭的高介电常数层和至少一个低介电常数层。高介电常数层包括一种高介电常数材料,相对介电常数εγ的为20或更大,低介电常数层包括一种低介电常数材料,相对介电常数εγ约为10或更小。高介电常数材料主要包含BaO－TiO3－ReO3/2介质,与第一玻璃成分,BaO－TiO3－ReO3/2介质表示为xBaO－yTiO3－zReO3/2介质,x、y与z为%克分子并满足8x18,52.5y65,20z40,且x+y+z=100,Re为稀土元素,低介电常数材料包含由陶瓷与第二玻璃成分组成的合成物。该合成多层陶瓷电子部件在不同类材料界面处防脱层或变形,能以低温烧制,适合高频应用。
合成多层陶瓷电子部件及其制造方法

[实用新型]具有控制波束宽度的小型化天线单元和大规模天线阵列-CN201420450943.X有效
发明人：庄昆杰 -专利权人：庄昆杰
申请日： 2014-08-11 - 公布日： 2014-12-03 - 主分类号： H01Q1/38 文献下载
摘要：本实用新型公开了一种具有控制波束宽度的小型化天线单元和大规模天线阵列，其中，该小型化天线单元包括：辐射片、介质层、微带缝隙天线基板和反射腔；介质层设置于辐射片与微带缝隙天线基板的正面之间，且介质层的介电常数大于空气的介电常数；微带缝隙天线基板采用高介电常数基片，且高介电常数基片的介电常数大于3.5；反射腔设置于微带缝隙天线基板的反面。该小型化天线单元和大规模天线阵列具有更小的体积，且通过改变天线单元中介质层和高介电常数基片的介电常数，可以实现控制波束宽度。
具有控制波束宽度小型化天线单元大规模阵列

[实用新型]基于低介电常数介质的介质谐振器天线及电子设备-CN202121072803.X有效
发明人：赵伟;唐小兰;戴令亮;谢昱乾 -专利权人：深圳市信维通信股份有限公司
申请日： 2021-05-18 - 公布日： 2022-01-25 - 主分类号： H01Q9/04 文献下载
摘要：本实用新型公开了一种基于低介电常数介质的介质谐振器天线及电子设备，包括层叠的第一介质层和第二介质层，所述第一介质层包括天线区域，所述天线区域中设有多个过孔；所述第一介质层和第二介质层的介电常数为2.2‑本实用新型可用低介电常数的介质等效出高介电常数的介质谐振器天线，从而避免对高介电常数物体的单独加工及其安装方式所带来的缺点。
基于介电常数介质谐振器天线电子设备

[发明专利]一种碳化硅MOS器件及其制备方法-CN201910437440.6在审
发明人：吴燕庆;王欣;李学飞 -专利权人：华中科技大学
申请日： 2019-05-24 - 公布日： 2019-09-06 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种碳化硅MOS器件及其制备方法，包括：对碳化硅外延片的上表面进行第一次氧化处理，得到第一氧化层，并在所述第一氧化层的上表面沉积高介电常数介质层；对由碳化硅外延片和高介电常数介质层构成的层叠结构进行退火处理；在退火处理之后的高介电常数介质层的上表面制备栅电极，得到碳化硅MOS器件。本发明引入高介电常数材料作为介质层，高介电常数材料通过沉积的方式层叠在碳化硅外延片上，得到的介质层的厚度比较均匀，同时避免了氧化碳化硅时碳残余导致的碳化硅和介质层界面处的界面态较大的问题。另外，通过在高介电常数介质层和碳化硅外延片之间增加一层氧化硅，进一步有效提高了碳化硅和介质层之间的界面质量。
碳化硅高介电常数介质层碳化硅外延介质层上表面高介电常数材料退火处理氧化层沉积制备氧化碳化硅制备栅电极层叠结构厚度比较氧化处理界面处界面态氧化硅引入

[发明专利]基于低介电常数介质的介质谐振器天线及电子设备-CN202110539061.5在审
发明人：赵伟;唐小兰;戴令亮;谢昱乾 -专利权人：深圳市信维通信股份有限公司
申请日： 2021-05-18 - 公布日： 2021-09-03 - 主分类号： H01Q9/04 文献下载
摘要：本发明公开了一种基于低介电常数介质的介质谐振器天线及电子设备，包括层叠的第一介质层和第二介质层，所述第一介质层包括天线区域，所述天线区域中设有多个过孔；所述第一介质层和第二介质层的介电常数为2.2‑4.4；所述天线区域的长度和宽度均为0.55λ‑0.65λ，λ为波长长度；所述第一介质层和第二介质层的材质为LCP。本发明可用低介电常数的介质等效出高介电常数的介质谐振器天线，从而避免对高介电常数物体的单独加工及其安装方式所带来的缺点。
基于介电常数介质谐振器天线电子设备

[发明专利]一种用于设计构形树的PCB板-CN201110449721.7无效
发明人：黄惠芬;郭巍;刘诗韵 -专利权人：华南理工大学
申请日： 2011-12-28 - 公布日： 2012-06-27 - 主分类号： H05K1/02 文献下载
摘要：本发明公开了一种用于设计构形树的PCB板，依次包括电源层、纳米材料层、高介电常数介质层、地层构成，电源层、地层为覆铜层，所述纳米材料层为高磁导率纳米材料层，所述高介电常数介质层为介电常数为14000的钛酸钡，所述高介电常数介质层厚度为0.2mm～2mm，所述覆铜层的厚度为0.035mm～0.07mm。
一种用于设计构形 pcb

[实用新型]一种用于设计构形树的PCB板-CN201120561767.3有效
发明人：黄惠芬;郭巍;刘诗韵 -专利权人：华南理工大学
申请日： 2011-12-28 - 公布日： 2012-08-29 - 主分类号： H05K1/02 文献下载
摘要：本实用新型公开了一种用于设计构形树的PCB板，依次包括电源层、纳米材料层、高介电常数介质层、地层构成，电源层、地层为覆铜层，所述纳米材料层为高磁导率纳米材料层，所述高介电常数介质层为介电常数为14000的钛酸钡，所述高介电常数介质层厚度为0.2mm～2mm，所述覆铜层的厚度为0.035mm～0.07mm。
一种用于设计构形 pcb

[发明专利]陶瓷多层基板-CN200880109134.X有效
发明人：长谷川朋之;长友贵志;井出良律;小田切正 -专利权人：双信电机株式会社;日本碍子株式会社
申请日： 2008-07-31 - 公布日： 2010-09-15 - 主分类号： H05K3/46 文献下载
摘要：本发明提供一种陶瓷多层基板，其通过将由低介电常数的绝缘体组成的低介电常数层和由高介电常数的电介质组成的高介电常数层进行共烧结而得到。低介电常数层包括具有xBaO-yTiO2-zZnO(x，y，z分别表示摩尔比，x+y+z＝1，0.09≤x≤0.20，0.49≤y≤0.61，0.19≤z≤0.42)组成的低介电常数陶瓷成分，和相对于100重量份的该低介电常数陶瓷成分添加量为1.0重量份以上、5.0重量份以下的含氧化硼的玻璃成分。高介电常数层是由添加有CuO和Bi2O3的钛酸钡系电介质组成。
陶瓷多层

[发明专利]高介电常数膜的精确图案化-CN200410070826.1有效
发明人：贾斯廷·K·布拉斯克;马克·L·多齐;马修·V·梅斯;约翰·巴纳科;保罗·R·马克沃斯 -专利权人：英特尔公司
申请日： 2004-07-20 - 公布日： 2005-02-16 - 主分类号： H01L21/3105 文献下载
摘要：本发明公开了一种高介电常数薄膜的精确图案化的方法，用于解决传统图案化技术中的结构和工艺限制。在形成与高介电常数电介质层相邻的栅极结构之后，高介电常数电介质层的一部分优选地通过暴露给氢气而被还原，以形成高介电常数电介质层的被还原部分。
介电常数精确图案

[发明专利]MIM电容及其形成方法-CN202011424986.7在审
发明人：张拥华;李朝勇;贺忻;李明;王保 -专利权人：格科微电子（上海）有限公司
申请日： 2020-12-09 - 公布日： 2022-06-10 - 主分类号： H01L23/64 文献下载
摘要：本发明提供一种MIM电容及其形成方法，通过在电容上下极板与具有高介电常数的电容介质层之间设置至少一层介质缓冲层，作为高介电常数介质层与上下极板之间的缓冲过渡层，能提供良好的接触界面，降低高介电常数介质层材料带来的高应力以及高应力导致的层间分层缺陷
mim 电容及其形成方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条