“贺忻”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果27个，建议您升级VIP下载更多相关专利

[发明专利]铜钨电连接结构及其形成方法-CN202011501441.1在审
发明人：胡杏;邹文;贺忻;李朝勇 -专利权人：格科微电子（上海）有限公司
申请日： 2020-12-17 - 公布日： 2022-06-21 - 主分类号： H01L23/522 文献下载
摘要：一种铜钨电连接结构及其形成方法，所述方法包括：在铜层的表面形成第一阻挡层；在所述第一阻挡层的表面形成缓冲层；在所述缓冲层的表面形成第二阻挡层；其中，钨层形成于所述第二阻挡层的表面。本发明可以满足阻止金属扩散、提高器件稳定性、降低生产成本等多种需求。
铜钨电连接结构及其形成方法

[实用新型]MIM电容-CN202022921124.7有效
发明人：张拥华;李朝勇;贺忻;李明;王保 -专利权人：格科微电子（上海）有限公司
申请日： 2020-12-09 - 公布日： 2022-06-17 - 主分类号： H01L23/64 文献下载
摘要：本实用新型提供一种MIM电容，通过在电容上下极板与具有高介电常数的电容介质层之间设置至少一层介质缓冲层，作为高介电常数介质层与上下极板之间的缓冲过渡层，能提供良好的接触界面，降低高介电常数介质层材料带来的高应力以及高应力导致的层间分层缺陷，提高电容击穿电压，从而提高整个电容结构的可靠性，同时维持较高的电容密度，满足高性能芯片的需求。
mim 电容

[发明专利]MIM电容及其形成方法-CN202011424986.7在审
发明人：张拥华;李朝勇;贺忻;李明;王保 -专利权人：格科微电子（上海）有限公司
申请日： 2020-12-09 - 公布日： 2022-06-10 - 主分类号： H01L23/64 文献下载
摘要：本发明提供一种MIM电容及其形成方法，通过在电容上下极板与具有高介电常数的电容介质层之间设置至少一层介质缓冲层，作为高介电常数介质层与上下极板之间的缓冲过渡层，能提供良好的接触界面，降低高介电常数介质层材料带来的高应力以及高应力导致的层间分层缺陷，提高电容击穿电压，从而提高整个电容结构的可靠性，同时维持较高的电容密度，满足高性能芯片的需求。
mim 电容及其形成方法

[实用新型]铜钨电连接结构-CN202023050071.2有效
发明人：胡杏;邹文;贺忻;李朝勇 -专利权人：格科微电子（上海）有限公司
申请日： 2020-12-17 - 公布日： 2021-09-14 - 主分类号： H01L23/522 文献下载
摘要：一种铜钨电连接结构，包括：第一阻挡层，位于铜层的表面；缓冲层，位于所述第一阻挡层的表面；第二阻挡层，位于所述缓冲层的表面；其中，钨层形成于所述第二阻挡层的表面。本实用新型可以满足阻止金属扩散、提高器件稳定性、降低生产成本等多种需求。
铜钨电连接结构

[发明专利]降低多晶硅栅极与活化区镍硅化物厚度比的方法-CN201410162899.7有效
发明人：周军;贺忻 -专利权人：上海华力微电子有限公司
申请日： 2014-04-22 - 公布日： 2017-08-08 - 主分类号： H01L21/28 文献下载
摘要：本发明提供了一种降低多晶硅栅极与活化区镍硅化物厚度比的方法，包括在形成多晶硅栅极和活化区的硅片上，首先使用活化区的光罩通过光刻刻蚀打开活化区的硅化物阻挡层；在打开活化区的硅化物阻挡层之后第一次沉积第一厚度的镍，进行第一次第一温度退火，形成镍的硅化物，然后湿法清洗去除硅片上未反应的镍；使用包含多晶硅栅极的光罩通过光刻刻蚀打开包含多晶硅栅极区域的硅化物阻挡层；第二次沉积第二厚度的镍，进行第二次第一温度退火，通过湿法清洗去除硅片上未反应的镍，再进行第二温度退火，最终在多晶硅栅极和活化区形成低阻的镍硅化物。
降低多晶栅极活化区镍硅化物厚度方法

[发明专利]双栅极的分离方法-CN201410174398.0有效
发明人：鲍宇;周军;朱亚丹;曾真;钟斌;贺忻 -专利权人：上海华力微电子有限公司
申请日： 2014-04-28 - 公布日： 2017-01-25 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种双栅极的分离方法，其包括在鳍式场效晶体管的每个鳍顶端设置一硬掩膜层；有选择地部分或全部去除掉鳍顶端设置的硬掩膜层，并沉积栅极材料形成栅极层；在所述栅极层上表面形成一光阻层，并裸露仍保留硬掩膜层的鳍对应的栅极；通过刻蚀工艺部分刻蚀掉未去除掉硬掩膜层的鳍对应的栅极，停止于仍保留硬掩膜层的鳍顶端设置的硬掩膜层使对应的栅极高度降低并裸露；以及去除所述栅极层之上的剩余的光阻层。本发明中，在前期结构中增加了硬掩膜层以及光阻层，可以准确的控制刻蚀的准确度，避免对结构的损伤，从而可以降低自对准的难度。
栅极分离方法

[发明专利]一种浅沟槽填充方法-CN201410106819.6有效
发明人：桑宁波;雷通;贺忻;方精训 -专利权人：上海华力微电子有限公司
申请日： 2014-03-20 - 公布日： 2017-01-04 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种沟槽填充方法，其方法为：提供一形成有浅沟槽的半导体结构；采用高密度等离子体化学气相沉积工艺在所述浅沟槽中填充二氧化硅薄膜，且使所述二氧化硅薄膜的顶部处于所述半导体结构的顶部下方一定距离处；对所述沟槽中暴露的表面进行热氧化工艺，以继续生长一定厚度的二氧化硅；进行退火工艺；采用等离子体化学气相沉积工艺继续制备二氧化硅，以填充浅沟槽中的剩余部分。这样被等离子损伤的表面单晶硅会被热氧化从而修复浅沟槽顶部的损伤，而浅沟槽的顶部才是器件工作的区域，因此损伤的修复会大大提高器件可靠性。
一种沟槽填充方法

[发明专利]降低多晶硅栅极与活化区镍硅化物厚度比的方法-CN201410163504.5有效
发明人：周军;贺忻 -专利权人：上海华力微电子有限公司
申请日： 2014-04-22 - 公布日： 2017-01-04 - 主分类号： H01L21/28 文献下载
摘要：本发明提供了一种降低多晶硅栅极与活化区镍硅化物厚度比的方法，包括：在形成多晶硅栅极和活化区的硅片上，首先使用活化区的光罩通过光刻刻蚀打开活化区的硅化物阻挡层；第一次沉积第一厚度的镍和氮化钛；使用包含多晶硅栅极的光罩通过光刻刻蚀打开包含多晶硅栅极区域的镍、氮化钛和硅化物阻挡层；第二次沉积第二厚度的镍；进行第一温度退火，通过湿法清洗去除硅片上未反应的镍，再进行第二温度退火，最终在多晶硅栅极和活化区形成低阻的镍硅化物。
降低多晶栅极活化区镍硅化物厚度方法

[发明专利]浅沟槽隔离的制备方法-CN201410164073.4在审
发明人：桑宁波;雷通;贺忻;方精训 -专利权人：上海华力微电子有限公司
申请日： 2014-04-22 - 公布日： 2014-09-17 - 主分类号： H01L21/762 文献下载
摘要：本发明提供一种浅沟槽隔离的制备方法，所述方法包括：提供一半导体结构；采用高密度等离子体化学气相沉积工艺在浅沟槽中填充二氧化硅，该二氧化硅薄膜的表面呈U形，覆盖浅沟槽的侧壁；采用SiCoNi刻蚀工艺对所述二氧化硅薄膜进行刻蚀，以去除部分覆盖所述浅沟槽侧壁的二氧化硅薄膜，使所述二氧化硅薄膜的表面水平，且该表面与所述浅沟槽的顶部之间的距离不超过对所述浅沟槽的侧壁进行热氧化工艺；进行退火工艺；采用等离子体化学气相沉积工艺制备二氧化硅填充所述浅沟槽中剩余的部分。通过本发明的方法将浅沟槽隔离上顶部的侧壁氧化为二氧化硅的方法修复因高密度等离子体轰击而产生的单晶硅缺陷，提高了器件的可靠性与良率。
沟槽隔离制备方法

[发明专利]降低多晶硅栅极与活化区镍硅化物厚度比的方法-CN201410163503.0在审
发明人：周军;贺忻 -专利权人：上海华力微电子有限公司
申请日： 2014-04-22 - 公布日： 2014-08-06 - 主分类号： H01L21/28 文献下载
摘要：本发明提供了一种降低多晶硅栅极与活化区镍硅化物厚度比的方法，包括：在形成多晶硅栅极和活化区的硅片上，使用活化区的光罩通过光刻刻蚀打开活化区的硅化物阻挡层；第一次沉积第一预定厚度的镍而且在沉积的镍上沉积TiN层，并进行第一次第一温度退火，形成镍的硅化物；使用包含多晶硅栅极的光罩通过光刻刻蚀打开包含多晶硅栅极区域的硅化物阻挡层；第二次沉积第二预定厚度的镍，在第二次沉积的镍上沉积一定厚度的Ti或者TiN层，进行第二次第一温度退火，通过湿法清洗去除硅片上未反应的镍，再进行第一次第二温度退火，最终在多晶硅栅极和活化区形成低阻的镍硅化物。
降低多晶栅极活化区镍硅化物厚度方法

[发明专利]延长超低介电常数材料的工艺等待时间的方法-CN201410138998.1有效
发明人：周军;朱亚丹;贺忻 -专利权人：上海华力微电子有限公司
申请日： 2014-04-08 - 公布日： 2014-07-23 - 主分类号： H01L21/768 文献下载
摘要：本发明提供了一种延长超低介电常数材料的工艺等待时间的方法，包括：第一步骤：在超低介电常数材料中形成铜互连；第二步骤：在超低介电常数材料中形成铜互连之后，计算沉积阻挡层的等待时间并判断沉积阻挡层的等待时间是否超过规定的等待时间，并且在沉积阻挡层的时间超过规定的等待时间的情况下执行下述第三步骤至第六步骤；第三步骤：对硅片表面进行第一次处理，例如利用化学机械研磨对硅片表面进行第一次处理；第四步骤：在对硅片表面进行第一次处理之后对硅片进行高温的除湿；第五步骤：在对硅片进行高温的除湿之后利用氢等离子体对铜的表面进行第二次处理；第六步骤：在对铜的表面进行第二次处理之后沉积阻挡层。
延长介电常数材料工艺等待时间方法

[发明专利]自对准的栅极分离方法-CN201410174764.2有效
发明人：鲍宇;周军;朱亚丹;曾真;钟斌;贺忻 -专利权人：上海华力微电子有限公司
申请日： 2014-04-28 - 公布日： 2014-07-23 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种自对准的栅极分离方法，其包括：在鳍式场效晶体管的鳍顶端设置一保护层，并在所述保护层上表面设置一牺牲层；有选择地在栅极层中一栅极对应的栅极层上表面形成一第一光阻层，并对栅极层中另一栅极进行刻蚀处理；刻蚀掉栅极层中所述一栅极对应的栅极层上表面形成一第一光阻层，并在栅极层上表面形成一第二光阻层；通过刻蚀工艺刻蚀掉所述栅极层中所述一栅极之上的第二光阻层和部分栅极层，并停止于对应位置处的保护层，使所述栅极层中所述一栅极高度降低并裸露；以及去除所述栅极层之上的剩余的第二光阻层。本发明可以准确的控制刻蚀的准确度，避免对结构的损伤，从而可以降低自对准的难度。
对准栅极分离方法

[发明专利]一种低介电常数薄膜的成膜方法-CN201410193144.3有效
发明人：桑宁波;雷通;贺忻 -专利权人：上海华力微电子有限公司
申请日： 2014-05-08 - 公布日： 2014-07-23 - 主分类号： H01L21/768 文献下载
摘要：本发明提供了一种低介电常数薄膜的成膜方法，包括：形成第一层金属层；在第一层金属层上生长刻蚀阻挡层；在刻蚀阻挡层上生长低介电常数薄膜，其中在生长低介电常数薄膜时引入两步以上的液源稳定过程；对低介电常数薄膜进行紫外线固化；在低介电常数薄膜上沉积光刻掩模并进行光刻刻蚀。
一种介电常数薄膜方法

[发明专利]一种低介电常数薄膜的成膜方法-CN201410060266.5无效
发明人：桑宁波;雷通;贺忻;方精训 -专利权人：上海华力微电子有限公司
申请日： 2014-02-21 - 公布日： 2014-06-18 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及金属互连工艺，尤其涉及一种低介电常数薄膜的成膜方法。所述方法包括以下步骤：提供一晶圆衬底；在晶圆衬底的上表面制备有一第一金属互连层；在衬底上由下至上依次制备含有至少三层含有致孔剂的绝缘膜；对至少三层绝缘膜进行紫外线处理，以将致孔剂从至少三层的绝缘膜中去除；进行刻蚀工艺形成大马士革结构；制备第二金属互连层形成金属互连结构；其中，至少三层含有致孔剂的绝缘膜中，各层绝缘膜中的致孔剂的含量从最上层和最下层的绝缘膜开始逐渐向位于中间层的绝缘膜递增。本发明通过引入含量不同的致孔剂的掺碳薄膜组合进行沉积，在获得较低介电常数的同时增加了薄膜硬度，提高了器件的可靠性。
一种介电常数薄膜方法

[发明专利]多层薄膜层间粘附性能表征及其试样制备方法-CN201310631772.0有效
发明人：石刚;贺忻;方精训 -专利权人：上海华力微电子有限公司
申请日： 2013-11-29 - 公布日： 2014-03-26 - 主分类号： G01N19/04 文献下载
摘要：本发明公开了一种多层薄膜层间粘附性能表征方法及其试样制备方法，其包括步骤：制备检测试样，首先解理镀有待测多层薄膜的晶片和未镀膜的衬底晶片，直接获得侧壁平整光滑、无损伤的薄膜小试片和衬底小试片，随后通过试片粘结、背面开槽等步骤完成检测试样的制备；利用四点弯曲法(4PB)测试薄膜层间粘附力；利用扫描电子显微镜(SEM)观察经过4PB测试所形成的试片截面。本发明通过优化试样的制备方法和四点弯曲法的测试参数，大幅缩短了测试周期，提高了测试成功率以及测试结果的准确性和可重复性；而通过SEM直接观察经过4PB测试所形成的试样截面，可以快速地确定多层薄膜层间结合最薄弱的界面，从而为相关工艺改进指明方向。
多层薄膜粘附性能表征及其试样制备方法

1
2
下一页»
尾页
共 27 条