“静电掺杂”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果280157个，建议您升级VIP下载更多相关专利

[发明专利]静电放电保护结构-CN201410027721.1有效
发明人：甘正浩 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2014-01-21 - 公布日： 2018-12-21 - 主分类号： H01L27/02 文献下载
摘要：一种静电放电保护结构，包括P型衬底；位于所述P型衬底内的N型阱区和P型阱区，所述N型阱区和所述P型阱区相邻并接触；位于所述N型阱区内的第一N型掺杂区和第一P型掺杂区，所述第一N型掺杂区和所述第一P型掺杂区耦接于静电放电输入端；位于所述P型阱区内的第二N型掺杂区和第二P型掺杂区，所述第二N型掺杂区和所述第二P型掺杂区耦接于静电放电输出端；位于至少一阱区内的反向掺杂区，所述反向掺杂区适于增大所述静电放电输入端与所述静电放电输出端之间的阻抗本发明技术方案提供的静电放电保护结构的维持电压较大，有利于避免闩锁效应。
静电放电保护结构

[发明专利]具有静电保护结构的功率器件及其制作方法-CN201410590514.7在审
发明人：赵喜高 -专利权人：深圳市可易亚半导体科技有限公司
申请日： 2014-10-29 - 公布日： 2015-01-21 - 主分类号： H01L29/78 文献下载
摘要：本发明公开一种具有静电保护结构的功率器件及其制作方法，所述具有静电保护结构的功率器件包括：漂移层、漏区、漏极、P-掺杂区、第一N+掺杂区、P+掺杂区、第一绝缘膜、第二绝缘膜、多晶硅层、栅极、静电保护层、第三绝缘膜、源极、静电电极及导线层，所述静电保护层包括数个第二P-掺杂区以及数个第二N+掺杂区，所述数个第二P-掺杂区与数个第二N+掺杂区相间排列。本发明通过在内部设置数个相间排列的P-掺杂区与第二N+掺杂区，以形成一静电保护层—齐纳二极管结构，这样就可以去除静电安全电路等在电源模组内所占的空间，无需再另外设置静电保护结构，提高电源模组的空间效率，
具有静电保护结构功率器件及其制作方法

[实用新型]一种静电保护器件与装置-CN202121644030.8有效
发明人：庄翔;欧阳潇;鲍灵凤;张超;王成森 -专利权人：捷捷半导体有限公司
申请日： 2021-07-19 - 公布日： 2021-12-14 - 主分类号： H01L23/60 文献下载
摘要：本申请提供了一种静电保护器件与装置，涉及静电保护技术领域。该静电保护器件包括：衬底；衬底的掺杂类型为第一掺杂类型；外延层，位于衬底的一侧，外延层的掺杂类型为第一掺杂类型；第一掺杂层，位于外延层的一侧，第一掺杂层的掺杂类型为第二掺杂类型；沟槽区，穿过第一掺杂层与外延层；钝化层，位于沟槽区内；第二掺杂层，位于第一掺杂层内，第二掺杂层的掺杂类型为第二掺杂类型；第一电极，位于第二掺杂层接触孔的上方；第二电极，位于衬底的背面。本申请提供的静电保护器件与装置具有浪涌能力高、残压低、电容低的优点。
一种静电保护器件装置

[实用新型]具有静电保护结构的功率器件-CN201420632706.5有效
发明人：赵喜高 -专利权人：深圳市可易亚半导体科技有限公司
申请日： 2014-10-29 - 公布日： 2015-02-04 - 主分类号： H01L29/78 文献下载
摘要：本实用新型公开一种具有静电保护结构的功率器件，包括：漂移层、漏区、漏极、P-掺杂区、第一N+掺杂区、P+掺杂区、第一绝缘膜、第二绝缘膜、多晶硅层、栅极、静电保护层、第三绝缘膜、源极、静电电极及导线层，所述静电保护层包括数个第二P-掺杂区以及数个第二N+掺杂区，所述数个第二P-掺杂区与数个第二N+掺杂区相间排列。本实用新型通过在内部设置数个相间排列的P-掺杂区与第二N+掺杂区，以形成一静电保护层—齐纳二极管结构，这样就可以去除静电安全电路等在电源模组内所占的空间，无需再另外设置静电保护结构，提高电源模组的空间效率
具有静电保护结构功率器件

[发明专利]一种抗静电外延结构及其制备方法-CN201910864262.5在审
发明人：仇美懿;庄家铭 -专利权人：佛山市国星半导体技术有限公司
申请日： 2019-09-12 - 公布日： 2019-12-31 - 主分类号： H01L33/14 文献下载
摘要：本发明公开了一种抗静电外延结构及其制备方法，所述外延结构包括衬底，依次设于衬底上的第一半导体层、有源层和第二半导体层，所述第二半导体层包括P型AlGaN层、P型GaN层和高静电层，所述P型GaN层设置在P型AlGaN层上，所述高静电层插入在P型GaN层中；所述高静电层包括无掺杂GaN层和/或低掺杂GaN层，所述无掺杂GaN层由掺杂浓度为零的GaN制成，所述低掺杂GaN层由掺杂了Mg或Zn的GaN制成，掺杂浓度为a；所述P型GaN层由掺杂了Mg或Zn的GaN制成，掺杂浓度为b，a＜b。本发明在P型GaN层中插入高静电层，有效提高外延结构的抗静电能力。
掺杂静电层半导体层外延结构低掺杂衬底抗静电能力抗静电源层制备

[发明专利]静电放电保护器件及其形成方法-CN201610134352.5有效
发明人：甘正浩;冯军宏 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-03-09 - 公布日： 2019-05-28 - 主分类号： H01L23/60 文献下载
摘要：本发明提供一种静电放电保护器件及其形成方法，其中，所述形成方法包括：基底，包括邻近的第一晶体管区和第二晶体管区；位于第一晶体管区基底中邻近的第一P掺杂区和第一N掺杂区；位于第二晶体管区基底中的第二P掺杂区和第二N掺杂区，所述第一P掺杂区与所述第二N掺杂区邻近或所述第一N掺杂区与所述第二P掺杂区邻近，或者所述第一P掺杂区与所述第二N掺杂区邻近且所述第一N掺杂区与所述第二P掺杂区邻近；位于所述第一P掺杂区和第二P掺杂区表面的阳极；位于所述第一N掺杂区和第二N掺杂区表面的阴极。所述静电放电保护器件具有较多的静电释放路径，能够降低静电放电保护器件中的电流密度，减少电流对静电放电保护器件产生损伤。
静电放电保护器件及其形成方法

[实用新型]一种抗静电外延结构-CN201921526114.4有效
发明人：仇美懿;庄家铭 -专利权人：佛山市国星半导体技术有限公司
申请日： 2019-09-12 - 公布日： 2020-06-19 - 主分类号： H01L33/14 文献下载
摘要：本实用新型公开了一种抗静电外延结构，所述外延结构包括衬底，依次设于衬底上的第一半导体层、有源层和第二半导体层，所述第二半导体层包括P型AlGaN层、P型GaN层和高静电层，所述P型GaN层设置在P型AlGaN层上，所述高静电层插入在P型GaN层中；所述高静电层包括无掺杂GaN层和/或低掺杂GaN层，所述无掺杂GaN层由掺杂浓度为零的GaN制成，所述低掺杂GaN层由p‑GaN制成，掺杂浓度为a；所述P型GaN层由p‑GaN制成，掺杂浓度为b，a＜b。本实用新型在P型GaN层中插入高静电层，有效提高外延结构的抗静电能力。
一种抗静电外延结构

[发明专利]静电保护结构、静电保护电路、芯片-CN202210363798.0在审
发明人：许杞安 -专利权人：长鑫存储技术有限公司
申请日： 2022-04-07 - 公布日： 2022-07-12 - 主分类号： H01L27/02 文献下载
摘要：本公开涉及半导体技术领域，提出一种静电保护电路及结构、芯片，静电保护结构包括半导体衬底、位于半导体衬底内的第一N型阱、第二N型阱、第一P型阱，以及位于第一P型阱内的第一P型掺杂部、第一N型掺杂部、第二N型掺杂部、位于第一N型阱内的第二P型掺杂部、第三N型掺杂部、位于第二N型阱内的第三P型掺杂部、第四N型掺杂部。第一P型阱位于第一N型阱和第二N型阱之间；第三N型掺杂部、第一P型掺杂部、第四N型掺杂部电连接，第二P型掺杂部、第二N型掺杂部连接静电保护结构的第一信号端，第一N型掺杂部、第三P型掺杂部连接静电保护结构的第二信号端该结构可实现双向释放静电。
静电保护结构电路芯片

[发明专利]一种基于LDMOS的静电释放器件-CN202310852374.5在审
发明人：陈天;肖莉;王黎;陈华伦 -专利权人：华虹半导体（无锡）有限公司
申请日： 2023-07-12 - 公布日： 2023-09-19 - 主分类号： H01L27/02 文献下载
摘要：本申请公开了一种基于LDMOS的静电释放器件，包括衬底、阱区、漂移区、体掺杂区、源掺杂区、漏掺杂区、栅极和防静电沟槽隔离结构，其中，所述阱区和漂移区分别形成在所述衬底内且靠近所述衬底的表面；所述栅极位于在所述阱区和漂移区之间的衬底上；所述源掺杂区位于所述阱区内；若干所述防静电沟槽隔离结构形成在所述阱区内，且位于所述源掺杂区和所述栅极之间；所述体掺杂区形成在所述阱区内，且位于所述源掺杂区远离栅极的一侧；所述漏掺杂区位于所述漂移区内。本申请通过上述方案，实现了提高静电释放器件的抗静电能力的效果。
一种基于 ldmos 静电释放器件

[发明专利]静电保护器件-CN202110808125.7有效
发明人：许杞安 -专利权人：长鑫存储技术有限公司
申请日： 2021-07-16 - 公布日： 2023-10-24 - 主分类号： H01L27/02 文献下载
摘要：本申请提供一种静电保护器件，涉及半导体技术领域。该静电保护器件包括第一P型重掺杂区、第一N型重掺杂区、第二N型重掺杂区、第二P型重掺杂区和第三N型重掺杂区；第一P型重掺杂区和第一N型重掺杂区位于P阱内，第二P型重掺杂区和第三N型重掺杂区位于第一N阱内，第二N型重掺杂区一部分位于P阱内，另一部分位于第一N阱内，P阱和第一N阱邻接且均位于P型衬底内；P型衬底上设有栅极结构，栅极结构、第一N型重掺杂区和第二N型重掺杂区形成晶体管。随着静电电流的增大，第二P型重掺杂区与P阱所形成的PN结先击穿，即晶体管先导通，将部分静电电流泄放出去，从而降低了静电保护器件的触发电压，提高了静电保护器件的防护能力。
静电保护器件

[实用新型]一种静电放电保护电路及MCU芯片-CN202123075990.X有效
发明人：张虚谷;康泽华;吴国斌 -专利权人：珠海极海半导体有限公司
申请日： 2021-12-08 - 公布日： 2022-06-07 - 主分类号： H01L27/02 文献下载
摘要：本申请实施例提供一种静电放电保护电路及MCU芯片，静电放电保护电路包括N阱、P阱、第三P型重掺杂区及N型掺杂区，N阱包括第一N型重掺杂区和第一P型重掺杂区；P阱包括第二N型重掺杂区和第二P型重掺杂区；第三P型重掺杂区跨设于N阱和P阱上；N型掺杂区位于第三P型重掺杂区远离N阱与P阱交界处的一侧；第一N型重掺杂区和第一P型重掺杂区均与阳极电连接，第二N型重掺杂区、第二P型重掺杂区和N型掺杂区均与阴极电连接。在本申请中，利用跨接的第三P型重掺杂区实现静电放电保护电路触发电压的降低。同时利用Y型结构的二极管组提高对静电放电事件的响应速度，增强静电电流的泄放能力以及泄放电流电路的使用寿命和泄放效果。
一种静电放电保护电路 mcu 芯片

[发明专利]静电保护结构及其形成方法和工作方法、静电保护电路-CN201810575868.2在审
发明人：谷欣明;陈捷;朱恺 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2018-06-06 - 公布日： 2019-12-13 - 主分类号： H01L27/02 文献下载
摘要：一种静电保护结构及其形成方法和工作方法、静电保护电路，静电保护结构包括：第一集电掺杂区至第M集电掺杂区，第一集电掺杂区与电源端相连接；第一发射掺杂区至第M发射掺杂区；第一基掺杂区至第M基掺杂区，第i基掺杂区位于第i阱区中，第i基掺杂区和第i集电掺杂区位于第i发射掺杂区的两侧，第M发射掺杂区和第M基掺杂区与接地端相连接，第k发射掺杂区、第k基掺杂区与第k+1集电掺杂区相连接；第一电流注入掺杂区至第M电流注入掺杂区，第一电流注入掺杂区至第M电流注入掺杂区用于当电源端产生瞬时电势差时被注入调整电流。所述静电保护结构的性能提高。
掺杂区静电保护结构发射静电保护电路调整电流电势差电源端接地阱区电源

[发明专利]芯片及其静电放电保护元件-CN200910225433.6有效
发明人：苏郁迪;徐中玓 -专利权人：新唐科技股份有限公司
申请日： 2009-12-10 - 公布日： 2011-06-15 - 主分类号： H01L27/04 文献下载
摘要：本发明实施例公开了一种静电放电保护元件，包括P型掺杂区、N型掺杂区、第一P+掺杂区、第一～第三N+掺杂区。N型掺杂区位于P型掺杂区中。第一P+掺杂区位于N型掺杂区中，用以电连接一焊垫。第一N+掺杂区位于P型掺杂区与N型掺杂区之间，且第一N+掺杂区的一部份位于N型掺杂区中，剩余部分则位于P型掺杂区中。第二、第三N+掺杂区位于P型掺杂区中，且位于N型掺杂区之外，且分别电连接第一、第二电源轨线。其中第二N+掺杂区位于第一N+掺杂区与第三N+掺杂区之间。本发明实施例也揭示一种具有上述静电放电保护元件的芯片。本发明实施例所述的静电放电保护元件，可有效提高静电放电保护元件的保持电压，避免闩锁效应。
芯片及其静电放电保护元件

[发明专利]静电放电保护结构及其形成方法-CN201710450005.8有效
发明人：赵猛 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2017-06-14 - 公布日： 2020-11-27 - 主分类号： H01L27/02 文献下载
摘要：一种静电放电保护结构及其形成方法，形成方法包括：形成基底，所述基底包括衬底、位于所述衬底上的栅极结构以及分别位于所述栅极结构两侧衬底内的第一掺杂区和第二掺杂区；在所述第一掺杂区的衬底内形成间隔设置的至少两个掺杂外延层；形成与所述掺杂外延层电连接的第一插塞和与所述第二掺杂区电连接的第二插塞。通过所述第一掺杂区和所述至少两个掺杂外延层构成所述静电放电保护结构的漏极，能够有效提高所述静电放电保护结构漏极掺杂离子浓度的梯度，从而能够降低所述静电放电保护的触发电压。
静电放电保护结构及其形成方法

[发明专利]静电放电钳位器件以及静电放电钳位电路-CN201710022587.X有效
发明人：谷欣明;陈捷 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2017-01-12 - 公布日： 2021-01-29 - 主分类号： H01L27/06 文献下载
摘要：本发明提供一种静电放电钳位器件以及静电放电钳位电路，在所述静电放电钳位器件中，衬底上具有两个以上相隔离的阱区；在每一个所述阱区中，包括依次间隔排列的第一掺杂区、第二掺杂区和第三掺杂区；在不同的所述阱区之间，第一个所述阱区中的第一掺杂区连接一第一电源线，最后一个所述阱区中的第三掺杂区连接一第二电源线，前一所述阱区中的第三掺杂区连接后一所述阱区中的第一掺杂区。所述静电放电钳位器件以及静电放电钳位电路具有反向保护能力，可以提高静电放电钳位器件的鲁棒性。
静电放电器件以及电路

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条