“硬掩模表面”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4859881个，建议您升级VIP下载更多相关专利

[发明专利]硬掩模层返工方法及DMOS形成方法-CN202211373128.3有效
发明人：陶磊;蔡明洋;程挚;王厚有;张慧慧 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2022-11-04 - 公布日： 2023-02-10 - 主分类号： H01L21/308 文献下载
摘要：本发明提供了一种硬掩模层返工方法及DMOS形成方法，硬掩模层返工方法包括：提供一衬底，衬底包括相对设置的第一表面和第二表面，第二表面上形成有背面膜层；形成第一硬掩模层和第二硬掩模层，第一硬掩模层位于所述第一表面上，第二硬掩模层覆盖所述背面膜层；检测所述第一硬掩模层上的颗粒是否超标，若是，对所述第一硬掩模层执行离子注入工艺，并且对所述第二硬掩模层执行氮化工艺；对所述第一硬掩模层和所述第二硬掩模层同时执行湿法刻蚀工艺，所述湿法刻蚀工艺中所述第一硬掩模层的刻蚀速率大于所述第二硬掩模层的刻蚀速率，以去除全部厚度的所述第一硬掩模层和部分厚度的所述第二硬掩模层。保留部分厚度的所述第二硬掩模层，以保护背面膜层。
硬掩模层返工方法 dmos 形成

[发明专利]用于高鳍状物的硬掩模蚀刻停止层-CN201180075954.3有效
发明人： R·雅韦里;B·B·塞尔;T·加尼 -专利权人：英特尔公司
申请日： 2011-12-31 - 公布日： 2016-10-26 - 主分类号： H01L21/336 文献下载
摘要：在高鳍状物的顶表面上形成硬掩模蚀刻停止层，以在晶体管制造过程的蚀刻步骤期间保持鳍状物高度并保护鳍状物的顶表面以避免受损。在一个实施例中，使用双硬掩模系统形成硬掩模蚀刻停止层，其中，在衬底的表面之上形成硬掩模蚀刻停止层，第二硬掩模层用于借助鳍状物顶表面上的硬掩模蚀刻停止层对鳍状物进行图案化。去除第二硬掩模层，同时保留硬掩模蚀刻停止层，以在后续制造步骤过程中保护鳍状物的顶表面。
用于高鳍状物硬掩模蚀刻停止

[发明专利]硬掩模表面处理-CN201410153572.3有效
发明人： D·王;P·特雷福纳斯三世;J·J·张;P-W·庄 -专利权人：罗门哈斯电子材料有限公司
申请日： 2014-01-20 - 公布日： 2017-05-24 - 主分类号： G03F1/00 文献下载
摘要：硬掩模表面处理。提供了一种处理硬掩模层表面的方法，所述硬掩模层包括具有(‑M‑O‑)n键的无机域，其中M为第3族至第14族的金属，且n＞1，所述方法包括将硬掩模表面与表面处理组合物接触，以涂布硬掩模表面，其中所述表面处理组合物包括有机溶剂和含表面活性基团的表面处理剂
硬掩模表面处理

[发明专利]具有硬掩模的基板载体-CN201910017054.1在审
发明人：亚历山大·勒纳;基姆·韦洛尔;阿米·萨德;史蒂文·桑索尼;安德鲁·康斯坦特;凯文·莫雷斯;罗伊·夏维夫;尼兰詹·库马尔;杰夫瑞·布罗丁;米迦勒·卡拉齐 -专利权人：应用材料公司
申请日： 2019-01-08 - 公布日： 2019-07-16 - 主分类号： H01L21/673 文献下载
摘要：本文公开具有硬掩模的基板载体设备。在一些实施方式中，基板载体设备包括：载体主体，具有支撑基板的支撑表面；和掩模组件，设置在所述支撑表面上方。所述掩模组件包括：环形框架，设置在所述支撑表面顶上；和硬掩模，在所述支撑表面上方耦接到所述环形框架并设置在所述环形框架内，其中所述硬掩模包括以预定图案布置并穿过所述硬掩模设置的一个或多个开口，并且其中所述硬掩模包括多个间隔件元件，所述多个间隔件元件从所述硬掩模的底表面延伸。
硬掩模支撑表面环形框架基板载体间隔件元件掩模组件表面延伸预定图案载体主体支撑基板开口穿过

[发明专利]用于制造竖直半导体器件的方法和竖直半导体器件-CN201410588799.0在审
发明人： P·布兰德尔;M·H·佩里 -专利权人：英飞凌科技股份有限公司
申请日： 2014-10-28 - 公布日： 2015-05-06 - 主分类号： H01L21/336 文献下载
摘要：生产竖直半导体器件，包括：提供半导体晶片，其包括第一导电类型的第一半导体层、与第一半导体层形成第一pn结的第二导电类型的第二半导体层以及与第二半导体层形成第二pn结并且延伸到晶片的主表面的第一导电类型的第三半导体层；在主表面上形成硬掩模，该硬掩模包括通过第一开口彼此间隔开的硬掩模部分；使用硬掩模蚀刻从主表面到第一层中的深沟槽，使得在主表面处由相应硬掩模部分覆盖的台面区域被形成在毗邻沟槽之间；填充沟槽和硬掩模的第一开口；以及蚀刻硬掩模以在台面的主表面处的硬掩模中形成第二开口。
用于制造竖直半导体器件方法

[发明专利]用于制造竖直半导体器件的方法和竖直半导体器件-CN201711457226.4有效
发明人： P·布兰德尔;M·H·佩里 -专利权人：英飞凌科技股份有限公司
申请日： 2014-10-28 - 公布日： 2021-11-26 - 主分类号： H01L21/265 文献下载
摘要：生产竖直半导体器件，包括：提供半导体晶片，其包括第一导电类型的第一半导体层、与第一半导体层形成第一pn结的第二导电类型的第二半导体层以及与第二半导体层形成第二pn结并且延伸到晶片的主表面的第一导电类型的第三半导体层；在主表面上形成硬掩模，该硬掩模包括通过第一开口彼此间隔开的硬掩模部分；使用硬掩模蚀刻从主表面到第一层中的深沟槽，使得在主表面处由相应硬掩模部分覆盖的台面区域被形成在毗邻沟槽之间；填充沟槽和硬掩模的第一开口；以及蚀刻硬掩模以在台面的主表面处的硬掩模中形成第二开口。
用于制造竖直半导体器件方法

[发明专利]用于在导电层中形成开口和使用开口的方法-CN202210993525.4在审
发明人：巴山剛;小冢计介 -专利权人：美光科技公司
申请日： 2022-08-18 - 公布日： 2023-04-07 - 主分类号： H01L21/3213 文献下载
摘要：实例方法包含：形成导电层；在所述导电层上形成第一硬掩模；在所述第一硬掩模上形成第二硬掩模；提供穿过所述第一硬掩模和所述第二硬掩模的开口；以及去除所述导电层在所述开口下方的表面。所述第一硬掩模的硬度可大于所述第二硬掩模的硬度。
用于导电形成开口使用方法

[发明专利]制造快闪存储器件的方法-CN200710307126.3无效
发明人：郑宇荣;金最东;金相民 -专利权人：海力士半导体有限公司
申请日： 2007-12-27 - 公布日： 2008-11-12 - 主分类号： H01L21/8247 文献下载
摘要：在根据本发明一个方面的方法中，在半导体层叠物上形成第一硬掩模膜。通过蚀刻用于硬掩模的绝缘层形成多个第一硬掩模图案。在所述多个第一硬掩模图案的顶表面和侧壁上形成隔离物。在包括隔离物的整个表面上形成第二硬掩模膜。通过实施蚀刻方法在隔离物之间的空间中形成第二硬掩模图案，以使得暴露隔离物的顶表面。除去隔离物。因此，通过使用具有曝光设备分辨率或更小的节距的硬掩模图案可以形成栅极图案。
制造闪存器件方法

[发明专利]用于自对准互连件、插塞和过孔的织物式图案化-CN202210111900.8在审
发明人： K·林;R·L·布里斯托尔;A·M·迈尔斯 -专利权人：英特尔公司
申请日： 2015-06-26 - 公布日： 2022-05-06 - 主分类号： H01L21/033 文献下载
摘要：本发明的实施例包括形成织物式图案化硬掩模的方法。在实施例中，以交替的图案在互连层的顶表面上方形成第一硬掩模和第二硬掩模。然后可以在第一硬掩模和第二硬掩模上方形成牺牲交叉光栅。在实施例中，去除第一硬掩模未被牺牲交叉光栅覆盖的部分，以形成第一开口，并将第三硬掩模沉积至第一开口中。实施例然后可以包括蚀刻通过第二硬掩模未被牺牲交叉光栅覆盖的部分以形成第二开口。可以利用第四硬掩模填充第二开口。根据实施例第一硬掩模、第二硬掩模、第三硬掩模和第四硬掩模相对于彼此具有蚀刻选择性。在实施例中，然后可以去除牺牲交叉光栅。
用于对准互连织物图案

[发明专利]用于自对准互连件、插塞和过孔的织物式图案化-CN201580080374.1有效
发明人： K·林;R·L·布里斯托尔;A·M·迈尔斯 -专利权人：英特尔公司
申请日： 2015-06-26 - 公布日： 2022-03-01 - 主分类号： H01L21/033 文献下载
摘要：本发明的实施例包括形成织物式图案化硬掩模的方法。在实施例中，以交替的图案在互连层的顶表面上方形成第一硬掩模和第二硬掩模。然后可以在第一硬掩模和第二硬掩模上方形成牺牲交叉光栅。在实施例中，去除第一硬掩模未被牺牲交叉光栅覆盖的部分，以形成第一开口，并将第三硬掩模沉积至第一开口中。实施例然后可以包括蚀刻通过第二硬掩模未被牺牲交叉光栅覆盖的部分以形成第二开口。可以利用第四硬掩模填充第二开口。根据实施例第一硬掩模、第二硬掩模、第三硬掩模和第四硬掩模相对于彼此具有蚀刻选择性。在实施例中，然后可以去除牺牲交叉光栅。
用于对准互连织物图案

[发明专利]半导体器件的制作方法-CN201911191431.X在审
发明人：高林 -专利权人：长江存储科技有限责任公司
申请日： 2019-11-28 - 公布日： 2020-02-04 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及一种半导体器件的制作方法，包括以下步骤：提供半导体结构，半导体结构具有键合层；在键合层上覆盖金属硬掩模层；图案化金属硬掩模层，形成金属硬掩模图案；以金属硬掩模图案为掩模在键合层中形成通孔；在金属硬掩模图案表面及通孔中覆盖互连材料；以及进行平坦化，平坦化去除键合层表面的金属硬掩模图案及互连材料，停留在键合层上，且保留通孔中的互连材料作为互连结构。
键合层金属硬掩模互连材料通孔半导体结构平坦化图案图案化金属硬掩模层金属硬掩模层半导体器件互连结构图案表面覆盖去除掩模停留保留制作

[发明专利]一种FinFET制备方法-CN201410710202.5有效
发明人：鲍宇 -专利权人：上海华力微电子有限公司
申请日： 2014-11-28 - 公布日： 2018-04-03 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种FinFET制备方法，包括如下步骤在一半导体衬底顶部依次沉积第一硬掩模层和第二硬掩模层；刻蚀第二硬掩模层，在第一硬掩模层之上保留有剩余第二硬掩模层；在剩余第二硬掩模层的侧壁制备侧墙；利用具有侧墙的剩余第二硬掩模层为刻蚀掩模向下刻蚀至半导体衬底中，以在半导体衬底中形成若干鳍状结构；移除侧墙，以将部分剩余的第一硬掩模层的上表面予以暴露；沉积氧化层并进行平坦化处理，以使该氧化层的上表面与剩余第二硬掩模层的顶部平面齐平；移除剩余第二硬掩模层；回蚀氧化层
一种 finfet 制备方法

[发明专利]隔离结构的制造方法-CN201610903787.1有效
发明人：陈界得;朱贤士;郭明峰;李甫哲;何建廷;许琼霖;张峰溢;詹益旺;陈立强;蔡建成;邱僅鑫 -专利权人：联华电子股份有限公司;福建省晋华集成电路有限公司
申请日： 2016-10-17 - 公布日： 2020-10-20 - 主分类号： H01L21/762 文献下载
摘要：一种隔离结构的制造方法，包括：在基底上形成第一氧化层与第一、二、三硬掩模层；形成经图案化的第三硬掩模层，暴露第二硬掩模层的表面；在经图案化的第三硬掩模层的侧壁上形成第二氧化层且于第二氧化层之间形成第四硬掩模层；以经图案化的第三硬掩模层与第四硬掩模层为掩模，移除第二氧化层及其下的第二硬掩模层，以形成经图案化的第二硬掩模层；移除经图案化的第三硬掩模层与第四硬掩模层；移除部分经图案化的第二硬掩模层，以形成不同宽度的沟槽图案；以经图案化的第二硬掩模层为掩模，定义经图案化的第一硬掩模层与第一氧化层、位于基底中的不同宽度的沟槽；移除经图案化的第二硬掩模层、第一硬掩模层与第一氧化层；在沟槽中形成隔离材料。
隔离结构制造方法

[发明专利]使用自对准双构图方法形成焊盘图形的方法、使用其所形成的焊盘图形布局、以及使用自对准双构图方法形成接触孔的方法-CN200710088603.1有效
发明人：李芝英;张大铉 -专利权人：三星电子株式会社
申请日： 2007-03-16 - 公布日： 2008-04-09 - 主分类号： H01L21/00 文献下载
摘要：一种用于形成图形的自对准构图方法，包括：在衬底上形成第一层；在第一层上形成多个第一硬掩模图形；在第一硬掩模图形的顶表面和侧壁上形成牺牲层，由此在第一硬掩模图形的侧壁上形成牺牲层的各个面对部分之间的间隙；在该间隙中形成第二硬掩模图形；使用第二硬掩模图形作为掩模，蚀刻牺牲层，以露出第一硬掩模图形；使用所露出的第一硬掩模图形和第二硬掩模图形，露出第一层；以及使用第一和第二硬掩模图形蚀刻露出的第一层。
使用对准构图方法形成图形布局以及接触

[发明专利]用于制造互连结构的方法-CN202010013805.5在审
发明人：徐民翰;曹荣志;陈俊彰 -专利权人：台湾积体电路制造股份有限公司;台积电（南京）有限公司
申请日： 2020-01-07 - 公布日： 2021-07-23 - 主分类号： H01L21/768 文献下载
摘要：一种制造双镶嵌互连的方法，包括以下操作：在电介质层上方沉积金属硬掩模；在金属硬掩模中蚀刻金属硬掩模开口以暴露电介质层的顶表面；在电介质层中蚀刻至少一个互连开口，以暴露基底导电层的顶表面；修改金属硬掩模开口的侧壁；以及在金属硬掩模开口和至少一个互连开口中沉积导电材料。
用于制造互连结构方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条