“栅氧化层表面”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果7303465个，建议您升级VIP下载更多相关专利

[发明专利]BiCMOS工艺中HBT基区锗硅外延层质量优化工艺方法-CN201510270336.4有效
发明人：陈曦;周正良 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2015-05-25 - 公布日： 2017-12-05 - 主分类号： H01L21/8249 文献下载
摘要：本发明公开了一种BiCMOS工艺中HBT基区锗硅外延层质量优化工艺方法，包括步骤形成第一栅氧化层；对第一栅氧化层进行刻蚀；形成第二栅氧化层，第二栅氧化层的厚度小于第一栅氧化层的厚度；生长第一多晶硅层，光刻刻蚀形成多晶硅栅；SC film生长，光刻刻蚀形成锗硅窗口；进行热氧化生长并湿法去除，以消除锗硅窗口区域内的硅衬底表面的缺陷；进行锗硅外延层生长。本发明通过在锗硅窗口形成后，进行热氧化并湿法去除热氧化层来消除锗硅窗口区域内的硅衬底表面的缺陷，从而能消除基区锗硅外延层形成区域的有源区表面的损伤，提高HBT基区锗硅外延层质量、从而提高HBT性能。
bicmos 工艺 hbt 基区锗硅外延质量优化方法

[发明专利]一种碳化硅MOS电容栅氧化层的制备方法-CN201910216979.9在审
发明人：葛念念;许恒宇;万彩萍;王世海;罗志鹏;金智 -专利权人：中国科学院微电子研究所
申请日： 2019-03-21 - 公布日： 2020-09-29 - 主分类号： H01L29/94 文献下载
摘要：本发明公开了一种碳化硅MOS电容器件栅氧化层的制备方法，该制备方法包括：提供一SiC外延片；对所述SiC外延片进行清洗；对所述清洗后的SiC外延片进行氧化处理，在外延片上表面形成SiC MOS电容的SiO2栅氧化层，在下表面形成下表面SiO2氧化层；对所述氧化后的SiC外延片进行退火处理；在所述退火处理后的上表面SiCMOS电容栅氧化层的表面形成金属上电极；对所述的下表面氧化层进行刻蚀，并形成金属下电极。本发明通过提高退火处理步骤中的退火温度，实现对界面缺陷密度和栅氧化层可靠性的优化，并且工艺简单，效率高，成本低廉。
一种碳化硅 mos 电容氧化制备方法

[发明专利]一种碳化硅MOS器件及其制备方法-CN202110454952.0在审
发明人：万彩萍;许恒宇;叶甜春 -专利权人：中国科学院微电子研究所
申请日： 2021-04-26 - 公布日： 2022-10-28 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种碳化硅MOS器件及其制备方法，属于半导体功率器件技术领域，解决了采用超高温氧化或者采用不同气氛的高温退火工艺改善栅氧化层工艺复杂、条件苛刻的问题。该器件包括依次层叠的下表面电极、SiC外延片、栅氧化层和多晶硅电极，多晶硅电极内注入的五价元素和/或三价元素扩散至栅氧化层。该方法为对SiC外延片进行氧化处理，上表面的氧化层作为栅氧化层，在上表面的氧化层表面形成多晶硅层；向多晶硅层注入五价元素和/或三价元素，激活退火，使得五价元素和/或三价元素扩散至栅氧化层，对多晶硅层进行构图工艺形成多晶硅电极
一种碳化硅 mos 器件及其制备方法

[发明专利]一种新型平面栅MOS型半导体功率器件及其制造方法-CN202010687412.2在审
发明人：肖秀光;温世达;吕磊 -专利权人：安徽瑞迪微电子有限公司
申请日： 2020-07-16 - 公布日： 2020-11-03 - 主分类号： H01L29/417 文献下载
摘要：本发明公开了一种新型平面栅MOS型半导体功率器件及其制造方法，具有：半导体衬底；阱区，半导体衬底内设有阱区，阱区露出半导体衬底的上表面；源区，设置在阱区内，源区露出阱区的上表面；氧化层，设置在半导体衬底的上表面上，氧化层的第一端延伸到阱区和源区的上表面上；栅电极，设置在氧化层的上表面上，栅电极的第一端上设有斜面台阶；绝缘氧化层，设置在栅电极的上表面上，绝缘氧化层的第一端延伸到源区的上表面上；金属层，设置在绝缘氧化层的上表面上，金属层的第一端延伸到阱区和源区的上表面上，提升平面栅器件在应用中电压电流波形的稳定性。
一种新型平面 mos 半导体功率器件及其制造方法

[发明专利]垂直双扩散金属氧化物半导体场效应管及制备方法-CN202111065763.0在审
发明人：刘雯娇;杨世红 -专利权人：陕西亚成微电子股份有限公司
申请日： 2021-09-13 - 公布日： 2021-10-15 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种垂直双扩散金属氧化物半导体场效应管及制备方法，管中，N型埋层层叠于P型衬底的上表面，N型埋层内注入有N型离子，N型外延层层叠于N型埋层的上表面，N型外延层内设有注入P型离子的P阱，P阱包括背栅P区和分压隔离环P区，背栅P区内分别形成有N+接触区，N+接触区注入有N型离子，栅氧化层层叠于N型外延层的上表面，栅氧化层上形成有多晶硅栅极，中间介质层层叠于栅氧化层及多晶硅栅极上，D端接触孔依次穿通中间介质层、栅氧化层、N型外延层及N型埋层，S端接触孔依次穿通中间介质层、栅氧化层及N+接触区，G端接触孔依次穿通中间介质层与多晶硅栅极。
垂直扩散金属氧化物半导体场效应制备方法

[发明专利]沟槽栅功率晶体管及其制造方法-CN201711234638.1在审
发明人：石磊 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2017-11-30 - 公布日： 2018-04-10 - 主分类号： H01L29/10 文献下载
摘要：本发明公开了一种沟槽栅功率晶体管，沟槽栅包括形成于沟槽内侧表面的栅氧化层，形成于栅氧化层表面的第一多晶硅层，位于沟槽的底部的第一多晶硅层被去除并在第一多晶硅层被去除的沟槽底部区域自对准形成有第二氧化层；第二多晶硅层沟槽完全填充。本发明还公开了一种沟槽栅功率晶体管的制造方法。本发明的沟槽的底部的第二氧化层和栅氧化层的叠加结构能降低沟槽栅功率晶体管的反向转移电容并同时能提高器件的击穿电压；本发明能实现多晶硅栅从顶部到底部都是通过栅氧化层来覆盖沟槽的侧面，从而能保证沟槽栅功率晶体管具有较低导通电阻
沟槽功率晶体管及其制造方法

[发明专利]半导体器件及其形成方法-CN201310745634.5在审
发明人：宁先捷 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-12-30 - 公布日： 2015-07-01 - 主分类号： H01L27/06 文献下载
摘要：一种半导体器件及其形成方法，其中，半导体器件的形成方法包括提供衬底，所述衬底包括第一区域、第二区域和第三区域，所述衬底内形成有初始隔离层；依次在初始隔离层之间的衬底表面形成隧穿介质层和浮栅导电层；形成覆盖于浮栅导电层表面的栅间介质层；在去除第一区域的栅间介质层的同时，去除第二区域的栅间介质层；在第一区域衬底表面形成栅氧化层的同时，在第二区域的浮栅导电层表面形成栅氧化层，且栅氧化层厚度比栅间介质层厚度小；形成覆盖于第一区域和第二区域的栅介质层、以及第三区域的栅间介质层表面的控制栅导电层。
半导体器件及其形成方法

[发明专利]半导体结构及其形成方法-CN201810763132.8有效
发明人：王楠 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-07-12 - 公布日： 2023-03-14 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，包括衬底和凸出于衬底的鳍部，衬底包括周边区；形成横跨周边区鳍部且覆盖鳍部部分顶部和部分侧壁的伪栅结构，伪栅结构包括伪栅氧化层以及位于伪栅氧化层上的伪栅层，伪栅层包括刻蚀停止层和位于刻蚀停止层上的牺牲层；在伪栅结构露出的衬底上形成介质层，介质层露出伪栅结构顶部；去除周边区的伪栅层，暴露出伪栅氧化层的表面，并在介质层内形成第一开口；在第一开口内形成栅电极层，位于第一开口中的伪栅氧化层和栅电极层用于构成第一金属栅结构。本发明在去除牺牲层时，刻蚀停止层能够对周边区的伪栅氧化层起到保护作用，从而降低对伪栅氧化层的损伤，提高半导体器件的电学性能和可靠性。
半导体结构及其形成方法

[发明专利]自对准分离栅闪存的形成方法-CN201510557269.4有效
发明人：董业民 -专利权人：董业民
申请日： 2015-09-02 - 公布日： 2021-01-29 - 主分类号： H01L27/11521 文献下载
摘要：一种自对准分离栅闪存的形成方法，包括：在衬底表面依次形成热氧化层、浮栅层和硬掩膜层，所述硬掩膜层具有暴露出热氧化层的开口；在硬掩膜层表面和开口内形成ONO层；在所述ONO层表面形成复合层；采用刻蚀工艺对复合层和ONO层进行刻蚀，直至暴露出所述硬掩膜层表面和浮栅层表面，形成位于所述第一开口的两侧的侧墙且所述侧墙位于第一开口底部的ONO层表面；以所述侧墙为掩膜刻蚀浮栅层和热氧化层；形成位于侧墙顶部表面的第一侧墙和位于所述侧墙、浮栅层和热氧化层侧面的第二侧墙；对第一开口填充多晶硅层，并对所述多晶硅层平坦化，直至暴露出所述硬掩膜层表面，形成控制栅与源线一体的结构。
对准分离闪存形成方法

[发明专利]沟槽型MOSFET及其制造方法-CN202310436210.4在审
发明人：龚雪芹;张彦飞;刘梦新;温霄霞 -专利权人：北京中科新微特科技开发股份有限公司
申请日： 2023-04-21 - 公布日： 2023-06-02 - 主分类号： H01L29/78 文献下载
摘要：沟槽型MOSFET包括：第一掺杂类型的衬底，衬底的第一表面上设置有第一掺杂类型的外延层；设置在外延层内的第二掺杂类型的阱区；设置在阱区内的栅极沟槽结构，栅极沟槽结构的底部栅氧化层包括第一底部栅氧化层和与第一底部栅氧化层接触设置的第二底部栅氧化层，第二底部栅氧化层设置在第一底部栅氧化层远离第一表面的一侧，且与栅极沟槽结构的侧部栅氧化层不接触；设置在外延层内，且与栅极沟槽结构的底部角部处接触的第二掺杂类型的第一掺杂区。根据本申请实施例，能够提高沟槽型MOSFET器件的耐压能力，并且能够降低栅漏电容，减少开关损耗。
沟槽 mosfet 及其制造方法

[发明专利]栅区刻蚀方法和系统-CN201010572274.X无效
发明人：李健;杨兆宇;肖玉洁;朱旋;胡骏 -专利权人：无锡华润上华半导体有限公司;无锡华润上华科技有限公司
申请日： 2010-12-03 - 公布日： 2012-06-06 - 主分类号： H01L21/28 文献下载
摘要：本发明实施例公开了一种栅区刻蚀方法和系统，该方法包括：提供第一批次晶片；至少测量第一批次晶片中的其中一晶片的有源区表面与STI区表面的高度差；根据高度差得出清洗时间的修正值；采用清洗时间的修正值对第一批次部分或全部晶片进行STI隔离氧化层清洗；在完成STI隔离氧化层清洗的第一批次晶片表面上形成栅氧化层和栅多晶硅层，对栅多晶硅层进行主刻蚀和过刻蚀，形成栅区。本发明根据测量STI区表面与有源区表面的高度差，调整STI隔离氧化层清洗的时间或过刻蚀的时间，通过延长STI隔离氧化层清洗的时间，可将所述高度差控制在过刻蚀的刻蚀厚度范围内，因此可将栅区之外的栅多晶硅刻蚀干净
刻蚀方法系统

[发明专利]一种浮栅的制作方法-CN201410838153.3有效
发明人：刘钊;熊涛;许毅胜;舒清明 -专利权人：上海格易电子有限公司;北京兆易创新科技股份有限公司
申请日： 2014-12-24 - 公布日： 2019-04-09 - 主分类号： H01L29/423 文献下载
摘要：本发明涉及半导体制造技术领域，尤其涉及一种浮栅的制作方法。该制作方法包括：在衬底上依次形成栅氧化层和栅介质层；依次对栅介质层、栅氧化层和衬底进行图像化处理，形成有源区和浅沟槽隔离区；在浅沟槽隔离区上形成浅沟槽氧化层，填充所述浅沟槽隔离区；依次剥离栅介质层和栅氧化层；对浅沟槽氧化层进行回刻蚀处理，去除与有源区侧壁对应的部分浅沟槽氧化层；在有源区上形成隧穿氧化层和离子注入层；在离子注入层和隧穿氧化层上形成栅极。该方法增加了有源区的表面积，即增加了栅极与有源区之间的接触面积，提高了浮栅与有源区之间的耦合电容，提高了浮栅器件的存储单元的电流密度，改善了浮栅器件的开关特性，降低了浮栅器件的功耗。
一种及其制作方法

[发明专利]一种后栅工艺MOS器件的制备方法-CN201610166118.0有效
发明人：高建峰;白国斌;殷华湘;李俊峰;赵超 -专利权人：中国科学院微电子研究所
申请日： 2016-03-22 - 公布日： 2018-11-30 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种后栅工艺MOS器件的制备方法，包括：在半导体衬底上形成MOS器件的假栅沟槽，假栅沟槽底部覆盖有假栅氧化层；去除假栅沟槽底部的假栅氧化层，直至露出半导体衬底上表面；在半导体衬底上表面上形成金属栅极氧化层；在金属栅极氧化层上形成高介电常数介质层；利用MOCVD工艺在高介电常数介质层上形成金属功函数层；原位处理金属功函数层；向假栅沟槽内填充金属，以在处理后的金属功函数层上形成金属栅电极层；用化学机械研磨法对金属栅电极层进行平坦化该方法形成的金属功函数层的台阶覆盖率较好，能够增大假栅沟槽内的金属栅材料的填充空间，能够满足日益缩小的假栅沟槽特征尺寸对MOS器件性能的要求。
一种工艺 mos 器件制备方法

[发明专利]CMOS器件的制造方法-CN202111370237.5在审
发明人：张广冰;许忠义 -专利权人：华虹半导体（无锡）有限公司;上海华虹宏力半导体制造有限公司
申请日： 2021-11-18 - 公布日： 2022-02-18 - 主分类号： H01L21/8238 文献下载
摘要：本发明提供一种CMOS器件的制造方法，包括：提供一衬底；在所述衬底上形成牺牲氧化层；对所述牺牲氧化层和所述衬底执行氟离子注入工艺，所述氟离子注入和扩散至部分厚度的所述衬底中；去除牺牲氧化层；以及采用热氧化工艺在衬底上形成栅氧化层，其中，所述衬底表面的氟离子参与所述热氧化工艺以在所述栅氧化层中形成硅氟键。本申请通过对牺牲氧化层和衬底注入氟离子，氟离子注入和扩散到衬底中，从而在衬底上形成栅氧化层时，氟离子可以参与热氧化工艺，从而在衬底与栅氧化层的交界处以及栅氧化层中形成大量的稳定的硅氟键，硅氟键的键能较大，可以减小衬底与栅氧化层界面的晶格失配，减少栅氧化层的界面态密度，从而提高栅氧化层的晶体质量。
cmos 器件制造方法

[发明专利]半导体器件的制备方法-CN201510102667.7有效
发明人：李伟;郝龙;金炎;王德进 -专利权人：无锡华润上华科技有限公司
申请日： 2015-03-09 - 公布日： 2019-12-10 - 主分类号： H01L21/8234 文献下载
摘要：本发明涉及一种半导体器件的制备方法，包括以下步骤：提供半导体基底，半导体基底包括高压器件区和低压器件区；形成第一栅氧化层和第二栅氧化层；第一栅氧化层的厚度大于第二栅氧化层的厚度；在第一栅氧化层和第二栅氧化层的表面分别形成第一多晶硅栅和第二多晶硅栅；以第一多晶硅栅和第二多晶硅栅为掩膜刻蚀第一栅氧化层和第二栅氧化层，直至将第一栅氧化层的厚度刻蚀至目标厚度；形成侧墙结构并进行源漏极离子注入形成源漏极引出区。上述半导体器件的制备方法，刻蚀过程无需再增加单独的光刻工艺步骤来对高压器件区的第一栅氧化层进行减薄，简化了工艺步骤的同时也节省了一层光罩，降低了工艺成本。
半导体器件制备方法