“栅氧化层表面”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果7303465个，建议您升级VIP下载更多相关专利

[发明专利]栅氧化硅层的制备方法及半导体衬底处理方法-CN201210143466.8在审
发明人：赵猛 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-05-09 - 公布日： 2013-11-13 - 主分类号： H01L21/28 文献下载
摘要：本发明提供一种栅氧化硅层的制备方法及半导体衬底处理方法，预先在低压器件区注入氮离子以及在高压器件区注入氟离子，使得在热氧化半导体衬底表面生长栅氧化硅层时，低压器件区的栅氧化硅层的生长得到抑制，高压器件区的栅氧化硅层的生长得到促进，进而形成不同厚度的栅氧化硅层，大大简化了工艺流程；进一步在半导体衬底中锗和/或硅预非晶化注入，提高了沟道载流子迁移率；并且在非晶化注入和氟氮离子注入后的退火再结晶过程中，硅衬底表面特性会得到优化，有利于随后的栅氧化层的可靠性提高；而且这种工艺处理使得低压器件区氮浓度分布的峰值靠近栅氧化硅层表面，可有效阻挡后续来自P+多晶硅的硼穿透，增强低压器件区薄栅氧化硅层的可靠性。
氧化制备方法半导体衬底处理

[发明专利]半导体结构及其制备方法-CN202211226211.8在审
发明人：廖黎明;仇峰;张蔷;张炜虎 -专利权人：上海积塔半导体有限公司
申请日： 2022-10-09 - 公布日： 2022-12-09 - 主分类号： H01L21/283 文献下载
摘要：一种半导体结构的制备方法，包括以下步骤：提供衬底，衬底的上表面形成有牺牲氧化层，衬底内形成有浅沟槽隔离结构，浅沟槽隔离结构自衬底内向上延伸，具有凸出于衬底上的凸出部；浅沟槽隔离结构于衬底内隔离出多个间隔排布的有源区；去除牺牲氧化层；于凸出部的侧壁形成介质层；形成栅氧化层，栅氧化层覆盖有源区的上表面；形成栅极材料层，栅极材料层覆盖栅氧化层的上表面、介质层裸露的表面及凸出部的顶面。上述半导体结构的制备方法，在凸出部的侧壁形成介质层，以有效提高有源区角上的栅氧化层厚度，从而解决栅氧化层不均匀问题，进而提高半导体器件的可靠性，降低芯片的失效率。
半导体结构及其制备方法

[发明专利]具有源场板的分裂栅SiC VDMOS器件的制备方法及结构-CN202011555164.2有效
发明人：赵伟;魏敬和;刘国柱;聂晓飞;魏应强;于宗光 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2020-12-24 - 公布日： 2022-08-02 - 主分类号： H01L21/336 文献下载
摘要：本发明公开一种具有源场板的分裂栅SiC VDMOS器件的制备方法及结构，属于半导体器件及制造领域。提供N+SiC衬底，在其表面形成N‑SiC外延层；在N‑SiC外延层中依次形成P阱区、N+区和P+区；通过高温氧化在表面形成栅氧化层，并在栅氧化层上沉积金属或多晶硅，刻蚀形成栅极；淀积SiO2，刻蚀形成栅源隔离介质；刻蚀栅源隔离介质的顶部形成用于制作源场板的凹槽；沉积金属，形成源极和源场板；采用Ni金属溅射工艺在N+SiC衬底底部沉积金属，形成漏极。本发明既能降低栅漏电容，改善器件的性能，又能降低栅氧化层中的电场峰值，从而保证分裂栅氧化层具有和传统平面栅SiC VDMOS器件栅氧化层同样的可靠性。
有源分裂 sic vdmos 器件制备方法结构

[发明专利]一种高压器件的栅氧层及其制造方法-CN202111276185.5在审
发明人：焦爽;秋沉沉;钱俊 -专利权人：上海华力微电子有限公司
申请日： 2021-10-29 - 公布日： 2022-02-01 - 主分类号： H01L21/28 文献下载
摘要：一种高压器件的栅氧层之制造方法，包括：提供硅基衬底，并在硅基衬底上沉积垫层氧化硅；在硅基衬底上设置有源区；在有源区设置高压栅氧区，并去除垫层氧化硅；在高压栅氧区通过常压扩散炉管工艺生长第一栅氧层；对第一栅氧层进行表面杂质清洗；在经过表面杂质清洗后的第一栅氧层上通过高温氧化膜工艺生长第二栅氧层。本发明高温器件的栅氧层经过两次热处理工艺，增加了栅氧层的厚度，使缺陷线在所述第二栅氧层和所述第一栅氧层中随机排布，无法扩散到呈纵向叠置的复合结构之栅氧层，进而避免了所述第二栅氧层之上表面与所述第一栅氧层之下表面形成漏电通路问题，提高了栅氧层的可靠性，增强了高压器件的耐压性33.3％。
一种高压器件栅氧层及其制造方法

[发明专利]一种含有多层高K栅绝缘层的MOS-HEMT器件及其制备方法-CN201911095649.5在审
发明人：李迈克 -专利权人：中证博芯(重庆)半导体有限公司
申请日： 2019-11-11 - 公布日： 2020-01-17 - 主分类号： H01L29/423 文献下载
摘要：本发明提供一种含有多层高K栅绝缘层的MOS‑HEMT器件，包括衬底，衬底表面顺序形成有1～2μm厚的缓冲层、25～30nm厚的势垒层和铝金属薄膜，势垒层表面左右侧铝金属薄膜表面对应形成有图形化的源电极和漏电极，源漏电极沟道之间形成有多层高K栅绝缘层，多层高K栅绝缘层包括由势垒层表面左右两侧铝金属薄膜之间的铝金属薄膜直接氧化生成的氧化铝层以及叠加形成于氧化铝层表面的氧化锆层，氧化铝层表面与源漏电极的底面平齐，氧化锆层表面形成有栅电极。本申请中的多层高K栅绝缘层由氧化铝和氧化锆叠加而成，由此能够提升器件性能稳定性，降低器件漏电流和关键特性的恶化可能，制备方法能与现有HEMT器件制备流程相兼容。
铝金属薄膜栅绝缘层氧化铝层表面势垒层表面氧化锆层源漏电极制备叠加性能稳定性表面形成衬底表面关键特性降低器件器件制备顺序形成提升器件氧化铝层直接氧化左右两侧缓冲层漏电极漏电流势垒层图形化氧化锆源电极栅电极氧化铝衬底底面沟道平齐兼容恶化申请

[发明专利]LDMOS器件及其制作方法-CN201410186604.X在审
发明人：魏琰;宋化龙 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-05-05 - 公布日： 2015-11-25 - 主分类号： H01L29/78 文献下载
摘要：该LDMOS器件包括：衬底，衬底中设置有漂移区和阱区；栅极结构，设置在衬底的表面上，包括栅氧化层和多晶硅层，栅氧化层包括：第一栅氧化部，位于阱区所在的衬底的表面上，第一栅氧化部的上表面距离衬底的上表面的距离为H₁；以及第二栅氧化部，位于漂移区所在的衬底的表面上，第二栅氧化部的上表面距离衬底的上表面的距离为H₂，上述H₁小于上述H_{2<设置于漂移区所在衬底表面上的第二栅氧化部的厚度较大，因此能够有效地防止电压过大造成的器件击穿；在第一栅氧化部厚度不变的情况下，可以增加第二栅氧化部厚度，从而可以在器件尺寸不变的情况下提高器件的击穿电压。}
ldmos 器件及其制作方法

[发明专利]改善栅氧化层表面均匀度的方法-CN201310253236.1无效
发明人：张红伟 -专利权人：上海华力微电子有限公司
申请日： 2013-06-24 - 公布日： 2013-12-11 - 主分类号： H01L21/28 文献下载
摘要：本发明涉及半导体MOS器件的制造工艺领域，尤其涉及一种改善栅氧化层表面均匀度的方法，通过在高温下对原位水蒸汽氧化法形成的栅氧化层引入惰性气体以进行实时退火处理，使得最终形成的核心栅氧化层，在保持制备的栅氧化层厚度不变的情况下，有效提高其表面均匀度，进而避免了因栅氧化层厚度的不均匀而造成后续的光刻或蚀刻工艺产生缺陷，增强了产品的性能，且提高了产品的良率。
改善氧化表面均匀方法

[发明专利]沟槽栅IGBT制作方法及沟槽栅IGBT-CN201510980302.4在审
发明人：刘国友;朱利恒;黄建伟;罗海辉;谭灿健;刘根 -专利权人：株洲南车时代电气股份有限公司
申请日： 2015-12-23 - 公布日： 2017-06-30 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种沟槽栅IGBT制作方法及沟槽栅IGBT，其中，方法包括在衬底上形成掺杂区；在衬底和掺杂区形成沟槽；在掺杂区表面和沟槽内表面生长氧化层；在氧化层表面淀积二氧化硅层或低K介质层，其中，沟槽底部的二氧化硅层或低K介质层位于衬底范围内；将沟槽侧壁及掺杂区表面氧化层上的二氧化硅层或者低K介质层刻蚀掉，保留沟槽底部的二氧化硅层或者低K介质层，以使沟槽底部的第一覆盖层比沟槽侧壁的第二覆盖层厚；在沟槽中填充多晶硅，形成栅电极由于沟槽底部的第一覆盖层比沟槽侧壁的第二覆盖层厚，因此可以减小沟槽栅IGBT的栅集寄生电容，提高沟槽栅IGBT的工作安全性。
沟槽 igbt 制作方法

[发明专利]双极性薄膜晶体管及其制备方法-CN201410376451.5有效
发明人：梁凌燕;曹鸿涛;罗浩;刘权;李秀霞;邓福岭 -专利权人：中国科学院宁波材料技术与工程研究所
申请日： 2014-08-01 - 公布日： 2017-03-29 - 主分类号： H01L29/786 文献下载
摘要：本发明公开了一种双极性薄膜晶体管及其制备方法，其中双极性薄膜晶体管包括衬底；位于衬底表面的栅电极和位于栅电极表面的栅介质层；位于栅介质层表面的氧化物沟道层；位于氧化物沟道层表面的源电极和漏电极；以及位于源电极和漏电极之间的氧化物沟道层表面的覆盖层其中，覆盖层中的负电荷用于调节氧化物沟道层中的空穴浓度。其通过在氧化物沟道层表面沉积一层覆盖层，由覆盖层中的负电荷俘获氧化物沟道层中的自由空穴，达到调节氧化物沟道层中空穴浓度的目的，从而改善双极性薄膜晶体管的对称性。有效地解决了现有的磁控溅射沉积制备的底栅结构的双极性薄膜晶体管对称性较差的问题。
极性薄膜晶体管及其制备方法

[发明专利]一种MOS器件的制造方法-CN201310138693.6有效
发明人：赵杰;禹国宾;童浩 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-04-18 - 公布日： 2014-10-22 - 主分类号： H01L21/28 文献下载
摘要：本发明提供一种MOS器件的制造方法，包括下步骤：1）于半导体衬底表面形成第一栅氧层；2）于所述第一栅氧层表面形成氮氧化硅层；3）于输入输出器件区域表面形成光刻胶，去除核心器件区域表面的氮氧化硅层及第一栅氧层；4）于核心器件区域表面形成第二栅氧层；5）形成输入输出器件及核心器件的多晶硅假栅、栅极侧壁、浅掺杂漏、栅极侧墙、源极、漏极以及介质层；6）去除多晶硅假栅；7）选择性腐蚀去除所述核心器件的第二栅氧层。本发明于栅氧层中引入氮，通过二氧化硅于氮氧化硅的不同腐蚀速率实现了二氧化硅的去除，可以在制造工艺中节省一次光刻胶的使用，简化了工艺过程，大大地降低了生产成本。本发明工艺简单，适用于工业生产。
一种 mos 器件制造方法

[发明专利]一种改善闪存存储器外围电路区栅氧化层可靠性的方法-CN201310138654.6有效
发明人：王成诚;李绍彬;杨芸 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-04-18 - 公布日： 2016-11-02 - 主分类号： H01L21/28 文献下载
摘要：本发明提供一种改善闪存存储器外围电路区栅氧化层可靠性的方法，所述方法将外围电路区半导体衬底顶部的含氮区域进行氧化处理，将其转化为氧化层并去除该氧化层，从而暴露出外围电路区未含氮的半导体衬底表面并在该表面上生长栅氧化层，使本发明在后续外围电路区中制作MOS器件时，由于半导体衬底顶部含氮区域的去除，降低了在半导体衬底表面栅氧化层的生长难度，尤其提高了位于隔离结构拐角处的半导体衬底上栅氧化层的生长能力，使生长栅氧化层的完整性和均匀性得以增加，提高了MOS器件栅氧化层的可靠性；另外，本发明的氧化处理在室温或较低温度进行，降低了现有技术的热预算，避免器件掺杂轮廓发生偏移，同时使本发明方便实施，操作简单。
一种改善闪存存储器外围电路氧化可靠性方法

[发明专利]晶体管的制作方法-CN201310006415.5有效
发明人：王冬江;李凤莲;王新鹏;张海洋 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-01-08 - 公布日： 2014-07-09 - 主分类号： H01L21/28 文献下载
摘要：一种晶体管的制作方法，包括：提供衬底；在所述衬底上形成伪栅极结构，所述伪栅极结构包括栅介质层、位于所述栅介质层上的保护层、位于所述保护层上的氧化物层和位于所述氧化物层上的伪栅极；所述栅介质层的材料为含氧材料，所述氧扩散至保护层上表面形成氧化层；形成伪栅极结构后，形成晶体管的源极和漏极；形成源极和漏极后，在所述衬底上形成层间介质层，所述层间介质层暴露出所述伪栅极结构的上表面；去除所述伪栅极，在所述层间介质层中形成伪栅沟槽；形成伪栅沟槽后，去除所述氧化物层及所述氧化层；去除所述氧化物层、氧化层后，在所述伪栅沟槽中形成栅电极。
晶体管制作方法

[发明专利]半导体结构的制造方法-CN201510923234.8有效
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2015-12-11 - 公布日： 2020-03-10 - 主分类号： H01L21/8234 文献下载
摘要：一种半导体结构的制造方法，包括：形成包括第一区域和第二区域的衬底、凸出于第一区域衬底的第一鳍部和凸出于第二区域衬底的第二鳍部；在第一鳍部形成第一伪栅结构，包括栅氧化层和第一伪栅电极层，在第二鳍部形成第二伪栅结构，包括伪栅氧化层和第二伪栅电极层；去除第一伪栅电极层和第二伪栅电极层后对栅氧化层和伪栅氧化层进行第一退火工艺；对栅氧化层和伪栅氧化层进行掺氮工艺及第二退火工艺；分别在第一鳍部、第二鳍部表面形成第一栅极结构和第二栅极结构本发明先对栅氧化层进行第一退火工艺，再对栅氧化层进行掺氮工艺，避免被氮化的部分所述栅氧化层因所述第一退火工艺再次被氧化，进而提高半导体器件的电学性。
半导体结构制造方法

[发明专利]浮栅晶体管的制造方法-CN201210238206.9有效
发明人：何其旸 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-07-10 - 公布日： 2014-01-29 - 主分类号： H01L21/336 文献下载
摘要：一种浮栅晶体管的制造方法，包括：提供衬底；在所述衬底上依次形成栅氧化层和牺牲层；对所述牺牲层进行图形化处理，去除与栅极区域对应的牺牲层；在剩余的牺牲层和栅氧化层上形成纳米硅量子点晶粒阵列；在所述纳米硅量子点晶粒阵列、牺牲层和栅氧化层上形成介质层；去除所述牺牲层上的介质层，且去除栅氧化层上对应的部分介质层；在所述纳米硅量子点晶粒阵列上、所述牺牲层上和所述介质层上形成控制栅层；进行平坦化处理，去除牺牲层上的纳米硅量子点晶粒阵列，且使控制栅层的上表面和牺牲层的上表面齐平；去除剩余的牺牲层。
晶体管制造方法

[发明专利]图像传感器的栅氧化层结构的制备方法-CN202210746249.1在审
发明人：罗呼学;刘敏;张栋;范晓 -专利权人：华虹半导体（无锡）有限公司
申请日： 2022-06-27 - 公布日： 2022-09-20 - 主分类号： H01L27/146 文献下载
摘要：本发明提供一种图像传感器的栅氧化层结构的制备方法，方法包括：提供一半导体结构，包括衬底及形成于衬底表面的第一栅氧化层，其中，衬底通过隔离结构定义出逻辑器件区和像素器件区，且逻辑器件区包括第一输入输出区，像素器件区包括源跟随晶体管区；去除源跟随晶体管区的第一栅氧化层以漏出其所对应的衬底，并于漏出的衬底的表面形成第二栅氧化层；去除逻辑器件第一输入输出区的第一栅氧化层以漏出其所对应的衬底，并于漏出的衬底的表面形成第三栅氧化层
图像传感器氧化结构制备方法