“栅极源极”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果940584个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件-CN202310872727.8在审
发明人：张力;吴文杰;张凌芳;黄秋凯;赵晨 -专利权人：矽力杰半导体技术（杭州）有限公司
申请日： 2023-07-14 - 公布日： 2023-10-10 - 主分类号： H01L29/778 文献下载
摘要：第一晶体管包括第一栅极、第二栅极、第一漏极以及第一源极。第二晶体管包括第二漏极、第三栅极以及第二源极。第二漏极电连接第一源极，并作为半导体器件的源极。第三栅极电连接第二栅极，并作为半导体器件的栅极。第二源极电连接第一栅极。第一漏极作为半导体器件的漏极。透过第一晶体管的第一栅极和第二栅极配置及第一晶体管的第一栅极和第二晶体管的第二源极连接，消除第一晶体管的栅极浮空，进而稳定第一晶体管的阈值电压，同时有效防止第一晶体管的误开启且不会带来整体电阻和栅电流的增加
半导体器件

[发明专利]一种半导体器件的电性测量方法及电子设备-CN202211009276.7在审
发明人：杨家诚;汪文婷;许静 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2022-08-23 - 公布日： 2022-09-20 - 主分类号： G01R31/26 文献下载
摘要：且所述电性测量方法至少包括：在半导体器件的漏极施加漏极电压，在半导体器件的栅极施加栅极电压，并测量所述半导体器件的源极电压；以及判断所述源极电压的幅值是否大于所述目标源极电压；当所述源极电压的幅值小于或等于所述目标源极电压时，则将此次测量的所述栅极电压作为临界起始电压；当所述源极电压的幅值大于所述目标源极电压时，将此次测量的所述栅极电压和所述源极电压的差值作为下一次测量的所述栅极电压，并保持所述漏极电压不变，再次量测所述源极电压，直至所述源极电压小于或等于所述目标源极电压。
一种半导体器件测量方法电子设备

[发明专利]薄膜晶体管结构及其制造方法-CN201110452027.0无效
发明人：舒芳安;王裕霖;叶佳俊;辛哲宏 -专利权人：元太科技工业股份有限公司
申请日： 2011-12-29 - 公布日： 2012-07-18 - 主分类号： H01L29/786 文献下载
摘要：本发明涉及一种薄膜晶体管结构及其制造方法，其中薄膜晶体管结构包括基板、栅极层、栅极绝缘层、源极和漏极以及透明材料层。其中栅极层形成于基板上；栅极绝缘层形成于栅极层上；源极和漏极形成于栅极绝缘层上；透明材料层具有通道区以及绝缘区，其中通道区位于源极和漏极之间的栅极绝缘层上，绝缘区覆盖于通道区、源极和漏极上。
薄膜晶体管结构及其制造方法

[发明专利]具有浮动栅极、耦合栅极和擦除栅极的存储器单元及其制造方法-CN201980079247.8在审
发明人： C·德科贝尔特;H·V·特兰;N·多 -专利权人：硅存储技术股份有限公司
申请日： 2019-08-13 - 公布日： 2021-07-23 - 主分类号： H01L27/11524 文献下载
摘要：本发明公开了一种存储器设备，该存储器设备包括形成在半导体衬底中的源极区和漏极区，其中该衬底的第一沟道区在该第一源极区和该第一漏极区之间延伸。浮动栅极设置在该沟道区上方并且与该沟道区绝缘，其中该沟道区的导电性仅由该浮动栅极控制。控制栅极设置在该浮动栅极上方并且与该浮动栅极绝缘。擦除栅极设置在该源极区上方并且与该源极区绝缘，其中该擦除栅极包括面向该浮动栅极的边缘并与该浮动栅极的边缘绝缘的凹口。逻辑器件形成在同一衬底上。每个逻辑器件具有源极区和漏极区，其中沟道区在该源极区和该漏极区之间延伸，并且逻辑栅极设置在该逻辑器件的沟道区上方并且控制该逻辑器件的沟道区。
具有浮动栅极耦合擦除存储器单元及其制造方法

[发明专利]半导体结构-CN202310887251.5在审
发明人：张力;吴文杰;赵晨;黄秋凯 -专利权人：矽力杰半导体技术（杭州）有限公司
申请日： 2023-07-18 - 公布日： 2023-09-19 - 主分类号： H01L29/778 文献下载
摘要：本发明公开了一种半导体结构，包括：半导体器件和功率器件，所述半导体器件包括两个栅极、一个源极和一个漏极；所述功率器件包括一个栅极、一个源极和一个漏极；所述半导体器件的第一栅极与所述半导体器件的源极连接，作为所述半导体结构的栅极；所述半导体器件的第二栅极与所述功率器件的源极连接，作为所述半导体结构的源极；所述半导体器件的漏极与所述功率器件的栅极连接；所述功率器件的漏极作为所述半导体结构的漏极。在半导体结构的栅极施加电压，该电压需要先开通半导体器件的第一栅极G1下方的沟道的阈值电压，然后该电压才能用于开通功率器件栅极下方沟道阈值电压，因此，半导体结构的实际栅极阈值电压就被提高了。
半导体结构

[发明专利]记忆体元件-CN202110147395.8在审
发明人：苏信文;黄家恩;林士豪;洪连嵘;王屏薇 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-02-03 - 公布日： 2021-12-07 - 主分类号： H01L27/112 文献下载
摘要：一种记忆体元件包括基板，第一栅极结构及第二栅极结构，第一、第二、第三源极/漏极结构，栅极间隔件，第一通孔及第二通孔，以及半导体层。第一栅极结构及第二栅极结构在基板上方。第一、第二、第三源极/漏极结构在基板上方，其中第一及第二源极/漏极结构在第一栅极结构的相对侧上，第二及第三源极/漏极结构在第二栅极结构的相对侧上。栅极间隔件在第一及第二栅极结构的相对侧壁上。第一通孔及第二通孔分别在第一栅极结构及第二栅极结构上方，其中第一通孔与第一栅极结构接触。半导体层在第二通孔与第二栅极结构之间。
记忆体元件

[发明专利]一种具有低栅极电阻的场效应晶体管的结构及制造方法-CN202210954988.X在审
发明人：刘欣芳;许淼;刘燕翔 -专利权人：华为技术有限公司
申请日： 2018-10-10 - 公布日： 2022-12-02 - 主分类号： H01L29/49 文献下载
摘要：本申请实施例公开了一种场效应晶体管结构，该结构包括：半导体衬底(101)，金属栅极(104)，源极金属沟槽(107)、漏极金属沟槽(108)、刻蚀停止层和栅极接触(105)，该刻蚀停止层覆盖在源极金属沟槽(107)和漏极金属沟槽(108)的上方，该栅极接触(105)位于有源区上方，由于在源极金属沟槽(107)和漏极金属沟槽(108)的上方覆盖有刻蚀停止层，可以将栅极接触(105)准确打到栅极上，而不会与源极金属沟槽(107)或漏极金属沟槽(108)短接，因此栅极接触(105)可以在金属栅极(104)上延伸至有源区上方，这样栅极接触(105)的长度限制变小，栅极接触(105)的形状可以类似于金属栅极(104)呈长条的形状，增大了栅极接触(105)与金属栅极(104)的接触面积，大大降低了栅极电阻。
一种具有栅极电阻场效应晶体管结构制造方法

[发明专利]一种具有低栅极电阻的场效应晶体管的结构及制造方法-CN201880096780.0有效
发明人：刘欣芳;许淼;刘燕翔 -专利权人：华为技术有限公司
申请日： 2018-10-10 - 公布日： 2022-10-04 - 主分类号： H01L29/78 文献下载
摘要：本申请实施例公开了一种场效应晶体管结构，该结构包括：半导体衬底(101)，金属栅极(104)，源极金属沟槽(107)、漏极金属沟槽(108)、刻蚀停止层和栅极接触(105)，该刻蚀停止层覆盖在源极金属沟槽(107)和漏极金属沟槽(108)的上方，该栅极接触(105)位于有源区上方，由于在源极金属沟槽(107)和漏极金属沟槽(108)的上方覆盖有刻蚀停止层，可以将栅极接触(105)准确打到栅极上，而不会与源极金属沟槽(107)或漏极金属沟槽(108)短接，因此栅极接触(105)可以在金属栅极(104)上延伸至有源区上方，这样栅极接触(105)的长度限制变小，栅极接触(105)的形状可以类似于金属栅极(104)呈长条的形状，增大了栅极接触(105)与金属栅极(104)的接触面积，大大降低了栅极电阻。
一种具有栅极电阻场效应晶体管结构制造方法

[发明专利]栅极贵金属纳米粒子-CN202010114993.0在审
发明人： F·A·席赛克-艾吉;K·M·卡尔达;刘海涛 -专利权人：美光科技公司
申请日： 2020-02-25 - 公布日： 2020-09-11 - 主分类号： H01L27/108 文献下载
摘要：本申请涉及栅极贵金属纳米粒子。一种实例设备包含形成于衬底中的第一源极/漏极区和第二源极/漏极区。所述第一源极/漏极区和所述第二源极/漏极区通过沟道分隔开。所述设备包含与所述沟道相对的栅极。所述栅极包含贵金属纳米粒子。感测线耦合到所述第一源极/漏极区，且存储节点耦合到所述第二源极/漏极区。
栅极贵金属纳米粒子

[发明专利]半导体器件及其形成方法-CN202010784574.8在审
发明人：陈瑞麟;张朝渊;王屏薇;杨复凯;方婷;吴以雯;林士豪 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-08-06 - 公布日： 2021-03-30 - 主分类号： H01L27/092 文献下载
摘要：在鳍结构上形成源极/漏极区域。第一栅极结构设置在鳍结构上方。源极/漏极接触件设置在源极/漏极区域上方。源极/漏极接触件具有至少部分地在第一栅极结构上方突出的突出段。源极/漏极接触件将源极/漏极区域和第一栅极结构电耦接在一起。本发明还提供了一种形成半导体器件的方法。
半导体器件及其形成方法

[发明专利]双向常闭型器件和电路-CN201610900075.4有效
发明人： G·普雷科托;B·佐杰 -专利权人：英飞凌科技奥地利有限公司
申请日： 2016-10-14 - 公布日： 2021-01-29 - 主分类号： H03K17/687 文献下载
摘要：耗尽模式晶体管包括第一源极/漏极节点、第二源极/漏极节点、第一栅极和第二栅极。增强模式晶体管包括第三源极/漏极节点和第四源极/漏极节点、以及第三栅极。第三源极/漏极节点耦合至第一源极/漏极节点。
双向常闭型器件电路

[发明专利]一种稳压电路-CN201310381523.0无效
发明人：刘雄 -专利权人：苏州苏尔达信息科技有限公司
申请日： 2013-08-29 - 公布日： 2014-01-01 - 主分类号： G05F1/67 文献下载
摘要：本发明公开了一种稳压电路，包括慢速回路和快速回路，所述慢速回路中PMOS管M1的源极连接PMOS管M3的漏极，栅极连接输出端OUT，漏极与PMOS管M2的漏极连接；所述PMOS管M2的源极连接快速回路中PMOS管M4的漏极，栅极连接参考电压REF；所述PMOS管M3的源极连接PMOS管MP1的漏极，栅极与PMOS管M4的栅极连接；所述PMOS管MP1的源极连接电源电源VDD，栅极与PMOS管M3的源极连接；所述PMOS管MP2的源极连接电源电源VDD，栅极与PMOS管MP1的栅极连接，漏极连接PMOS管M4的源极；所述PMOS管MP0的源极连接电源电压VDD，栅极与PMOS管MP2的漏极连接，漏极连接负载
一种稳压电路

[发明专利]上电复位电路-CN202310340982.8在审
发明人：张丽颖 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2023-03-31 - 公布日： 2023-07-18 - 主分类号： H03K17/22 文献下载
摘要：本发明提供了一种上电复位电路，包括：第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管；第一PMOS管的源极连接电源，栅极连接第二PMOS管的漏极，漏极连接第一NMOS管的漏极、第二PMOS管的栅极和第三NMOS管的栅极；第二PMOS管的源极连接电源，漏极连接第三NMOS管的漏极和第四NMOS管的漏极，并且输出复位信号；第一NMOS管的栅极连接电源，源极连接第二NMOS管的漏极；第二NMOS管的漏极和栅极连接，源极接地；第三NMOS管的源极接地；第四NMOS管的栅极和源极接地。
复位电路

[实用新型]超结金属栅场效应晶体管封装结构-CN201720466926.9有效
发明人：任留涛 -专利权人：上海超致半导体科技有限公司
申请日： 2017-04-28 - 公布日： 2018-01-12 - 主分类号： H01L23/488 文献下载
摘要：本实用新型公开了一种超结金属栅场效应晶体管封装结构，包括超结MOSFET芯片、底载板、源极导电基板、栅极导电焊板和漏极导电焊板；所述超结MOSFET芯片的顶部设有源极、栅极和漏极，所述源极、栅极和漏极上均设有对应的导电凸点，所述源极的导电凸点高于所述栅极的导电凸点和所述漏极的导电凸点；所述源极导电基板包括基板引脚区和散热区，所述基板引脚区设于所述源极的导电凸点的顶部，且所述基板引脚区与所述源极的导电凸点电连接，所述散热区设于所述栅极的导电凸点和所述漏极的导电凸点的上方；所述超结MOSFET芯片靠近所述漏极的一端设有所述栅极导电焊板和漏极导电焊板。
金属场效应晶体管封装结构

[发明专利]与门结构及与门结构的制造方法-CN202110363892.1在审
发明人：章恒嘉 -专利权人：长鑫存储技术有限公司
申请日： 2021-04-02 - 公布日： 2022-10-14 - 主分类号： H01L27/118 文献下载
摘要：本发明实施例提供一种与门结构及与门结构的制造方法，与门结构包括：基底，位于基底内相互分立的源极和漏极，漏极作为输出，源极用于连接电源；位于基底内且层叠设置的第一栅极和第二栅极，第一栅极和第二栅极均位于源极和漏极之间；第一栅极作为第一输入，第二栅极作为第二输入；栅介质层，栅介质层位于基底内，且与第一栅极和第二栅极相接触，栅介质层还位于第一栅极和第二栅极之间；其中，基于第一输入的电压以及第二输入的电压，栅介质层下方的基底适于形成导电通道，且导电通道连接源极与漏极。
与门结构制造方法