“栅极源极”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果940584个，建议您升级VIP下载更多相关专利

[实用新型]一种MOS管保护电路-CN202221729733.5有效
发明人：黄康军;莫保山 -专利权人：广州思智科技有限公司
申请日： 2022-07-04 - 公布日： 2022-10-25 - 主分类号： H02H7/20 文献下载
摘要：本实用新型公开了一种MOS管保护电路，包括MOSFET管Q1，Q1栅极通过栅极保护电路连接信号输入端IN，Q1栅极和源极之间设置栅源保护电路，Q1漏极和源极之间设置漏源保护电路；栅极保护电路为电阻R1，电阻R1一端连接信号输入端IN，电阻R1另一端连接Q1栅极；栅源保护电路为稳压管Z1，稳压管Z1负极连接Q1栅极，稳压管Z1正极连接Q1源极；漏源保护电路稳压管Z2，稳压管Z2负极连接Q1漏极，稳压管Z1正极连接Q1源极。本实用新型有效解决现有MOSFET管电路中MOSFET管栅极di/dt过高、栅源极间过电压、漏源极之间过电压的问题。
一种 mos 保护电路

[发明专利]一次光刻制作HEMT的栅极、源极和漏极的方法-CN202111683182.3在审
发明人：许明伟;樊晓兵 -专利权人：深圳市汇芯通信技术有限公司
申请日： 2021-12-31 - 公布日： 2022-05-13 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一次光刻制作HEMT的栅极、源极和漏极的方法，而本申请通过一次光刻形成源极开槽、栅极开槽和漏极开槽，接着在栅极开槽处设置光刻胶，然后再沉积第一金属层以此形成源极后漏极的接触层，与此同时由于光刻胶的设置使得栅极开槽位置的金属沉积是沉积在光刻胶上并不会沉积到栅极开槽位置，再然后将光刻胶进行湿法去除，最后在栅极开槽处形成栅极接触层，以此通过光刻步骤同时形成源级、漏极和栅极的开槽，对于栅极关键尺寸，栅极到源、漏极的关键距离等通过光刻完成，避免使用传统集成工艺的多次光刻带来的对准误差
一次光刻制作 hemt 栅极方法

[发明专利]一种阵列基板及其驱动方法、显示面板、显示装置-CN201610842545.6在审
发明人：万黎明;陈涛 -专利权人：京东方科技集团股份有限公司;成都京东方光电科技有限公司
申请日： 2016-09-22 - 公布日： 2017-02-15 - 主分类号： G09G3/36 文献下载
摘要：阵列基板的驱动方法包括在奇数帧图像显示时，栅极驱动集成电路按扫描顺序逐根驱动栅极线，源极驱动集成电路向数据线输出第一源极驱动信号；在偶数帧图像显示时，栅极驱动集成电路按扫描顺序逐根驱动栅极线，源极驱动集成电路向数据线输出第二源极驱动信号，同一数据线接收的第一源极驱动信号与第二源极驱动信号的极性相反；其中当前被驱动的栅极线与该栅极线下方的至少一条栅极线同时打开，且针对同一列亚像素单元，与同时打开的栅极线连接的亚像素单元需要接收的数据线输入的第一源极驱动信号或第二源极驱动信号的极性相同
一种阵列及其驱动方法显示面板显示装置

[发明专利]显示装置及其驱动方法-CN202210984895.1在审
发明人：洪志豪;王宏祺;陈雅芳;杨智翔 -专利权人：友达光电股份有限公司
申请日： 2022-08-17 - 公布日： 2022-09-30 - 主分类号： G09G3/32 文献下载
摘要：显示装置包括显示面板、栅极驱动器以及源极驱动器。显示面板具有多个发光元件。栅极驱动器用以提供多个栅极驱动信号以分别驱动多个发光元件。源极驱动器用以提供多个源极驱动信号至多个源极线。源极驱动器依据栅极驱动信号以依序地侦测与存储源极线上的侦测电压，并且依据侦测电压以调整发光元件的发光时间。
显示装置及其驱动方法

[实用新型]半导体装置-CN202320187863.9有效
发明人：林哲宇;游明华;杨育佳 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-02-09 - 公布日： 2023-08-01 - 主分类号： H01L29/78 文献下载
摘要：一种半导体装置包含一基板、一鳍片、一隔离区、一栅极结构、一源极/漏极区及一源极/漏极触点。鳍片自基板凸出。隔离区围绕鳍片。栅极结构在鳍片及隔离区上方延伸。源极/漏极区在邻接栅极结构的鳍片中，源极/漏极区的第一晶面平面与源极/漏极区的第二晶面平面之间的一隅角在110°与125°之间。源极/漏极触点在源极/漏极区上。
半导体装置

[发明专利]用于半导体器件的源极/漏极堆叠件压力源-CN201310020026.8有效
发明人：吴志强;张广兴;江国诚;苏俊钟;朱熙甯 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-01-18 - 公布日： 2014-04-09 - 主分类号： H01L29/78 文献下载
摘要：该器件包括衬底，通过第一半导体材料形成的鳍结构，位于鳍的一部分上的栅极区，在衬底上且通过栅极区隔开的源极区和漏极区，以及在源极区和漏极区上的源极/漏极堆叠件。源极/漏极堆叠件的下部通过第二半导体材料形成并且接触栅极区中鳍的下部。源极/漏极堆叠件的上部通过第三半导体材料形成并且接触栅极区中鳍的上部。本发明还提供一种用于半导体器件的源极/漏极堆叠件压力源。
用于半导体器件堆叠压力

[发明专利]一种全MOS管电荷泵电路结构-CN201611092841.5有效
发明人：段杰斌;杨海玲;皮常明 -专利权人：上海集成电路研发中心有限公司;成都微光集电科技有限公司
申请日： 2016-11-30 - 公布日： 2019-04-19 - 主分类号： H02M1/08 文献下载
摘要：本发明提供了一种全MOS管电荷泵电路结构，包括：第一NMOS管的栅极和漏极均与电源的正极相连，第二NMOS管的栅极和漏极均与电源正极相连；第一NMOS管的源极、第四NMOS管的栅极、第一PMOS管的源极、第二PMOS管的栅极、第三PMOS管的栅极均相互连接于第一个节点；第二NMOS管的源极、第三NMOS管的栅极、第二PMOS管的漏极、第一PMOS管的栅极、第四PMOS管的栅极均相互连接于第二个节点；第一PMOS管的漏极与第二PMOS管的源极相连且与第五PMOS的栅极相连接于电荷泵输出端；第三NMOS管的漏极，第四NMOS管的漏极均与电源的正极相连；第五PMOS管的源极和漏极均与电源的正极相连。
一种 mos 电荷电路结构

[发明专利]一种阵列基板的制作方法、阵列基板及显示装置-CN201410126488.2在审
发明人：张金中 -专利权人：京东方科技集团股份有限公司;北京京东方光电科技有限公司
申请日： 2014-03-31 - 公布日： 2014-07-09 - 主分类号： H01L21/77 文献下载
摘要：本发明涉及液晶显示领域，尤其涉及一种阵列基板的制作方法、阵列基板及显示装置；本发明实施例提供了一种阵列基板，该阵列基板的源极和漏极与栅极图形之间的栅极绝缘层的厚度大于有源层与栅极图形之间的栅极绝缘层的厚度；由于源极和漏极与栅极图形之间的栅极绝缘层的厚度较厚，使源极和漏极与栅极之间的电容减小，降低了源极、漏极与栅极对应的电容，减少了像素负载，降低了整个显示器件的功耗，减少了不必要的功耗，同时不影响阵列基板的显示效果
一种阵列制作方法显示装置

[发明专利]TFT阵列基板及其制作方法-CN201810622177.3有效
发明人：曹威 -专利权人：深圳市华星光电技术有限公司
申请日： 2018-06-15 - 公布日： 2020-11-24 - 主分类号： H01L27/12 文献下载
摘要：该TFT阵列基板的源极、漏极、第一栅极及第二栅极均形成于绝缘层上，即位于同一平面，因此可以采用同一道光罩同时制作源极、漏极、第一栅极及第二栅极，以节约生产成本及生产时间，并且第一栅极与源极之间以及第二栅极与漏极之间均会形成一个等效电容，通过调节第一栅极与源极之间的距离以及第二栅极与漏极之间的距离，能够有效地对TFT器件的阈值电压和亚阈值摆幅进行适当的调控，提高TFT器件电学性能。
tft 阵列及其制作方法

[发明专利]薄膜晶体管-CN201210095497.0无效
发明人：曾坚信 -专利权人：鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司
申请日： 2012-04-02 - 公布日： 2013-10-23 - 主分类号： H01L29/417 文献下载
摘要：一种薄膜晶体管，包括基板、活性层、栅极、源极电极以及漏极电极。所述活性层设置在基板上，其包括沟道层及分别位于该沟道层相对两侧的源极及漏极。所述栅极位于沟道层的上方或者下方，栅极与沟道层之间设置有栅极绝缘层。所述源极电极和漏极电极分别对应设置在源极及漏极上。源极与源极电极之间以及漏极与漏极电极之间还设有载流子浓度高于活性层的N型III族氮化物导电层。由N型III族氮化物导电层可以有效降低源极与源极电极之间以及漏极与漏极电极之间的接触电阻。
薄膜晶体管

[发明专利]薄膜晶体管制作方法、薄膜晶体管以及显示面板-CN201810946147.8有效
发明人：李金明 -专利权人： TCL华星光电技术有限公司
申请日： 2018-08-20 - 公布日： 2021-04-02 - 主分类号： H01L21/8234 文献下载
摘要：本发明提供一种薄膜晶体管制作方法、薄膜晶体管以及显示面板，包括：提供一衬底基板；在衬底基板上形成第一栅极以及与第一栅极间隔的第二栅极；在衬底基板上形成栅极绝缘层，栅极绝缘层覆盖第一栅极和第二栅极；在栅极绝缘层上形成半导体层；在半导体层上形成源极层；对源极层以及半导体层进行第一刻蚀处理，以在源极层上形成第一源极和第二源极，并在半导体层上形成漏极以及第一导电沟道和第二导电沟道，第一导电沟道与第一源极连接，第二导电沟道与第二源极连接在薄膜晶体管制作方法中，薄膜晶体管的漏极更加稳定。并且提高薄膜晶体管的电子迁移速率以及提高了显示面板的分辨率。
薄膜晶体管制作方法以及显示面板

[发明专利]记忆体装置的控制方法-CN201811441148.3在审
发明人：曾郁雯;杨宗谕;黄仲仁 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-11-29 - 公布日： 2019-06-07 - 主分类号： G11C16/04 文献下载
摘要：一种记忆体单元包括基板及浮动栅极记忆体单元。浮动栅极记忆体单元包括安置于基板上的擦除栅极结构、浮动栅极结构、选择栅极、共用源极及漏极。共用源极安置于基板中，且擦除栅极结构安置于共用源极上。浮动栅极结构在擦除栅极结构的两个相对侧处自基板的凹槽突出。一种用于控制记忆体单元的方法包括将擦除栅极程序化电压施加于擦除栅极结构上，将控制栅极程序化电压施加于共用源极上，将位线程序化电压施加于漏极上，及将字线程序化电压施加于选择栅极上，其中控制栅极程序化电压大于擦除栅极程序化电压
擦除栅极程序化记忆体单元电压施加共用源极基板浮动栅极结构浮动栅极控制栅极选择栅极漏极安置记忆体装置位线字线

[发明专利]半导体组件结构及其制造方法-CN201010003239.6有效
发明人：高逸群;林俊男;陈立凯;蔡文庆 -专利权人：友达光电股份有限公司
申请日： 2010-01-04 - 公布日： 2010-07-28 - 主分类号： H01L29/786 文献下载
摘要：栅极电极位于基底上，栅极介电层覆盖栅极电极，源极电极位于栅极介电层上，漏极电极位于栅极介电层上且相对于源极电极具有信道间距，氧化物半导体层位于栅极介电层、源极电极及漏极电极上且位于源极电极与漏极电极之间并与其电性连接，保护层覆盖氧化物半导体层、源极电极及漏极电极；其中保护层具有沟槽，此沟槽环绕氧化物半导体层。
半导体组件结构及其制造方法

[发明专利]电压跟踪电路及其操作方法-CN202011577552.0在审
发明人：郑湘蕙;张家荣 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-12-28 - 公布日： 2021-07-16 - 主分类号： H03K19/0175 文献下载
摘要：第一晶体管在第一阱中，并且包括第一栅极、第一漏极和耦合至第一电压源的第一源极。第二晶体管包括第二栅极、第二漏极和第二源极。第二源极耦合至第一漏极。第二栅极耦合至第一栅极和焊盘电压端子。第三晶体管包括第三栅极、第三漏极和第三源极。第四晶体管包括第四栅极、第四漏极和第四源极。第四漏极耦合至第三源极。第四源极耦合至焊盘电压端子。
电压跟踪电路及其操作方法

[发明专利]功率结场效应晶体管结构及其制法-CN200510072893.1无效
发明人：曾军;孙伯益 -专利权人：达晶控股有限公司
申请日： 2005-05-17 - 公布日： 2006-11-22 - 主分类号： H01L21/335 文献下载
摘要：一种功率结场效应晶体管结构及其制法，该功率结场效应晶体管包括：衬底；外延层，形成于衬底上，其中外延层还具栅极凹槽及栅极总线凹槽；栅极，形成于外延层的栅极凹槽底部；栅极总线，形成于部分外延层的栅极总线凹槽底部，并连接至栅极；源极层，形成于外延层表面；介电质层，形成于栅极凹槽、栅极总线凹槽及源极层之上；以及栅极总线金属层及源极金属层，形成于介电质层上，分别与栅极总线及源极层连接，其主要通过形成具深埋式栅极的结场效应晶体管结构，使其电流在该深埋式栅极间，由下方的漏极区向上方的源极垂直流动，而其电流量则可由栅极与源极的压差来做调变，使该结场效应晶体管器件得以处理大电流及高电压，进行一功率处理应用。
功率场效应晶体管结构及其制法