“塔基区”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果252051个，建议您升级VIP下载更多相关专利

[发明专利]嵌入式外延外基区双极晶体管及其制备方法-CN201210153148.X有效
发明人：王玉东;付军;崔杰;赵悦;刘志弘;张伟;吴正立;许平 -专利权人：清华大学
申请日： 2012-05-16 - 公布日： 2012-08-29 - 主分类号： H01L29/73 文献下载
摘要：本发明公开一种嵌入式外延外基区双极晶体管，为解决现有结构存在TED效应问题而设计。本发明嵌入式外延外基区双极晶体管至少包括集电区、集电区上的基区和外基区，基区上的发射极，以及发射极两侧的侧墙，外基区采用原位掺杂选择性外延工艺生长而成，而且嵌入在所述集电区内。本发明提供一种嵌入式外延外基区双极晶体管的制备方法。本发明嵌入式外延外基区双极晶体管避免了TED效应，同时也降低了器件的外基区电阻，使器件的性能得到提升。本发明嵌入式外延外基区双极晶体管的制备方法实现了上述嵌入式外延外基区双极晶体管结构，步骤简练，成本低，操作简易，所得结构性能良好。
嵌入式外延外基区双极晶体管及其制备方法

[发明专利]具有降低的反馈电容的IGBT-CN201410514781.6有效
发明人： C·P·桑道;H-J·舒尔策;J·G·拉文;F·J·涅德诺斯塞德;F·D·普菲尔施;H-P·菲尔斯尔 -专利权人：英飞凌科技股份有限公司
申请日： 2014-09-29 - 公布日： 2018-06-15 - 主分类号： H01L29/739 文献下载
摘要：一种IGBT包括至少一个第一类晶体管单元，该第一类晶体管单元包括基区、第一发射区、体区和第二发射区。体区被布置在第一发射区与基区之间。基区被布置在体区与第二发射区之间。IGBT还包括毗邻体区且通过栅极电介质与体区介电绝缘的栅电极以及毗邻基区且通过基电极电介质与基区介电绝缘的基电极。基区具有邻接基电极电介质的第一基区部分和被布置在第二发射区与第一基区部分之间的第二基区部分。第一基区部分的掺杂浓度比第二基区部分的掺杂浓度高。 1
基区发射区体区基电极电介质晶体管单元介电绝缘掺杂毗邻栅极电介质反馈电容浓度比栅电极邻接

[发明专利]包含埋氧层的选择外延外基区双极晶体管及其制备方法-CN201210535456.9无效
发明人：王玉东;付军;崔杰;赵悦;刘志弘;张伟;吴正立;李高庆 -专利权人：清华大学
申请日： 2012-12-12 - 公布日： 2013-04-10 - 主分类号： H01L29/73 文献下载
摘要：本发明公开一种包含埋氧层的选择外延外基区双极晶体管及其制备方法，为解决现有产品BC结电容大的缺陷而设计。本发明包含埋氧层的选择外延外基区双极晶体管包括集电区、本征基区、埋氧层、发射极、侧墙、硅层，以及外基区。外基区的一部分位于侧墙的下方。外基区在基区上产生应力。本发明包含埋氧层的选择外延外基区双极晶体管在外基区下加入埋氧层，降低了BC结电容，提高了器件性能。本发明包含埋氧层的选择外延外基区双极晶体管制备方法实现了本发明包含埋氧层的选择外延外基区双极晶体管，步骤简练，成本低，操作简易，所得结构性能良好。
包含埋氧层选择外延外基区双极晶体管及其制备方法

[发明专利]一种低漏电晶体管结构及其制作方法-CN202310166518.1在审
发明人：李照;侯斌;赵帆;杨晓文;程鹏刚;胡长青;姚军;刘威;黄山圃 -专利权人：西安微电子技术研究所
申请日： 2023-02-24 - 公布日： 2023-04-18 - 主分类号： H01L29/36 文献下载
摘要：本发明提供一种低漏电晶体管结构及其制作方法，包括衬底和设置于衬底上的外延层，所述外延层内设置有基区，所述基区内部设置有发射区，发射区周围且位于基区上部区域，以及外延层靠近基区的顶部区域设置有浓基区；所述浓基区和基区共同构成的边界为阶梯状结构本申请通过设置浓基区，能够降低基区的表面反型，避免了表面漏电通道的形成，同时，浓基区能够增大主结区的整体斜率半径，抑制了主结边缘的电场集中，从而进一步减小了主结边缘处的漏电产生，最后，本申请能够在基本不改变芯片面积的情况下
一种漏电晶体管结构及其制作方法

[发明专利]双极晶体管、双极晶体管的形成方法及带隙基准电路-CN200910055410.5有效
发明人：季明华;秦立瑛;肖德元 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2009-07-24 - 公布日： 2011-02-02 - 主分类号： H01L27/12 文献下载
摘要：一种双极晶体管、双极晶体管的形成方法和驱动双极晶体管的方法及包含双极晶体管的带隙基准电路，其中，所述双极晶体管包括：绝缘体上硅；基区、发射区和集电区；基区栅介质层，位于顶层硅上对应于基区位置；基区栅电极，位于基区栅介质层上；发射极，通过第一接触孔与发射区电学连接；集电极，通过第二接触孔与集电区电学连接；还包括：基区控制电极，通过第三接触孔与基区栅电极电学连接。形成这种双极晶体管的工艺与传统的标准CMOS工艺完全兼容；而且双极晶体管的发射区/集电区结电容较小，通过在基区控制电极上施加电压形成基区电流，无需额外基区接触孔工艺，具有较小的输入电容。
双极晶体管形成方法基准电路

[发明专利]具有基区局部重掺杂功率双极型晶体管-CN200410040217.1无效
发明人：张波;陈万军;易坤;陈林;李肇基 -专利权人：电子科技大学
申请日： 2004-07-15 - 公布日： 2006-01-18 - 主分类号： H01L29/36 文献下载
摘要：本发明提供的一种具有基区局部重掺杂功率双极型晶体管，它是在现有的功率双极型晶体管的基区5局部重掺杂形成重掺杂基区9，所述的重掺杂基区9的掺杂类型与基区5的掺杂类型相同(指同为p型或同为n型)，其浓度大于基区5的掺杂浓度；重掺杂基区9位于基极电极1下方的基区5里面，且所述的重掺杂基区9和基极电极1紧密接触。与常规的功率双极型晶体管相比，采用这种基区局部重掺杂结构，除了能在基极处形成欧姆接触外，在具有在相同的击穿电压V_CBO情况下，还能大大提高器件的电流增益。
具有局部掺杂功率双极型晶体管

[实用新型]低电容低电压半导体过压保护器件-CN201620237509.2有效
发明人：赵海 -专利权人：昆山海芯电子科技有限公司
申请日： 2016-03-25 - 公布日： 2016-08-10 - 主分类号： H01L29/87 文献下载
摘要：本实用新型公开了一种低电容低电压半导体过压保护器件，芯片层包括N型衬底、在N型衬底上方和下方对称扩散有P2基区和N型区以及发射极N型掺杂区，在发射极N型掺杂区与P2基区扩散有P1基区，所述P1基区和P2基区为P型变掺杂基区。将基区扩散分为两次，实现变掺杂基区，P1基区为高浓度P型掺杂扩散，P2基区为低浓度P型掺杂扩散，从而使得PN结两侧高浓度区域面积大大缩小，保证低压以及过压保护功能的同时，大大减小了该PN结的寄生结电容，
电容电压半导体保护器件

[发明专利]光触发可控硅器件-CN201511023831.1有效
发明人：陈继辉;程学农;荆丹 -专利权人：无锡华润矽科微电子有限公司
申请日： 2015-12-29 - 公布日： 2019-11-22 - 主分类号： H01L29/747 文献下载
摘要：本发明涉及一种光触发可控硅器件，其中包括N型衬底，N型衬底上设置有第一P型基区、第二P型基区、第三P型基区以及P‑型注入区；第二P型基区以及第三P型基区设置于P‑型注入区的两侧，且P‑型注入区分别与第二P型基区以及第三P型基区相连接；第一P型基区设置于第二P型基区的与P‑型注入区相对的一侧；第三P型基区上设置有第一N+注入区，且第一N+注入区位于第三P型基区内且靠近P‑型注入区的一侧；第一N+注入区与第二P型基区相连接；N型衬底的四周设置有第二N+型注入区。
触发可控硅器件

[发明专利]自对准抬升外基区锗硅异质结双极晶体管及其制备方法-CN201210160811.9有效
发明人：付军;王玉东;张伟;李高庆;吴正立;崔杰;赵悦;刘志弘 -专利权人：清华大学
申请日： 2012-05-22 - 公布日： 2012-09-19 - 主分类号： H01L29/423 文献下载
摘要：本发明公开一种自对准抬升外基区锗硅异质结双极晶体管，为解决现有产品基极电阻RB大等缺陷而设计。本发明自对准抬升外基区锗硅异质结双极晶体管主要包括Si集电区、局部介质区、基区、基区低电阻金属硅化物层、重掺杂多晶硅抬升外基区、外基区低电阻金属硅化物层、重掺杂多晶硅发射区、发射区低电阻金属硅化物层、发射区-基区隔离介质区、重掺杂单晶发射区。基区低电阻金属硅化物层延伸至发射区-基区隔离介质区外侧。本发明公开一种自对准抬升外基区锗硅异质结双极晶体管制备方法，用于制备上述双极晶体管。本发明自对准抬升外基区锗硅异质结双极晶体管及其制备方法有效地降低了基极电阻RB，工艺步骤简单，成本低。
对准抬升外基区锗硅异质结双极晶体管及其制备方法

[发明专利]自对准抬升外基区锗硅异质结双极晶体管及其制备方法-CN201210161177.0有效
发明人：付军;王玉东;张伟;李高庆;吴正立;崔杰;赵悦;刘志弘 -专利权人：清华大学
申请日： 2012-05-22 - 公布日： 2012-09-19 - 主分类号： H01L29/73 文献下载
摘要：本发明公开一种自对准抬升外基区锗硅异质结双极晶体管，为解决现有产品基极电阻RB大等缺陷而设计。本发明自对准抬升外基区锗硅异质结双极晶体管主要包括Si集电区、局部介质区、单晶锗硅外延基区、多晶锗硅基区、基区低电阻金属硅化物层、重掺杂多晶硅抬升外基区、重掺杂多晶硅发射区、发射区-基区隔离介质区、重掺杂单晶发射区基区低电阻金属硅化物层延伸至发射区-基区隔离介质区外侧。本发明公开一种自对准抬升外基区锗硅异质结双极晶体管制备方法，用于制备上述双极晶体管。本发明自对准抬升外基区锗硅异质结双极晶体管有效地降低了基极电阻RB。本发明锗硅异质结双极晶体管制备方法工艺步骤简单，成本低。
对准抬升外基区锗硅异质结双极晶体管及其制备方法

[发明专利]门极换流晶闸管的元胞结构、制备方法及门极换流晶闸管-CN202010575741.8有效
发明人：陈勇民;操国宏;陈芳林;蒋谊;徐焕新;潘学军 -专利权人：株洲中车时代半导体有限公司
申请日： 2020-06-22 - 公布日： 2022-09-09 - 主分类号： H01L29/74 文献下载
摘要：本公开提供一种门极换流晶闸管的元胞结构、制备方法及门极换流晶闸管，所述元胞结构包括在元胞结构两侧，于所述衬底表面向下设置有侧部沟槽，以在所述衬底表面于所述元胞结构中心位置形成凸台；位于所述侧部沟槽和所述凸台下方的第二导电类型短基区；其中，所述短基区的底部于与所述凸台对应的位置处有凸起；位于所述短基区上方的第二导电类型第一基区；位于所述短基区下方的第二导电类型第二基区；其中，所述第二基区的底部于与所述凸台对应的位置处有凸起；位于所述第一基区表面内的第一导电类型发射区；其中，所述短基区的掺杂浓度高于所述第一基区和所述第二基区。
换流晶闸管结构制备方法

[发明专利]锗硅异质结双极晶体管结构及其形成方法-CN202211138591.X在审
发明人：刘丙永;陈曦;黄景丰;杨继业 -专利权人：华虹半导体（无锡）有限公司;上海华虹宏力半导体制造有限公司
申请日： 2022-09-19 - 公布日： 2022-12-02 - 主分类号： H01L29/10 文献下载
摘要：一种锗硅异质结双极晶体管结构及其形成方法，其中方法包括：提供衬底，所述衬底包括基底和位于所述基底上的集电区，所述集电区包括第一区和位于所述第一区两侧的第二区；形成位于第一区上的主基区和位于第二区上的外基区，所述外基区位于所述主基区侧壁表面和部分顶部表面；在部分所述主基区表面形成发射区，所述发射区和所述外基区相互分立，所述外基区与所述主基区的接触面积增大，有利于减少外基区的连接电阻，从而有利于提高器件的截止频率
锗硅异质结双极晶体管结构及其形成方法

[发明专利]单层多晶硅HBT非本征基区的掺杂方法-CN200910055367.2有效
发明人：吴小利 -专利权人：上海宏力半导体制造有限公司
申请日： 2009-07-24 - 公布日： 2009-12-09 - 主分类号： H01L21/331 文献下载
摘要：本发明公开了一种单层多晶硅HBT非本征基区的掺杂方法，包括以下步骤：(1)在衬底上制备浅槽隔离区；(2)在衬底上通过离子注入形成集电区；(3)在衬底表面通过外延生长SiGe的方法形成基区；(4)在基区上面制备发射极，发射极的延展区宽度覆盖非本征基区；(5)通过离子注入实现多晶硅的高浓度掺杂；(6)将高浓度掺杂的多晶硅区作为对非本征基区掺杂的杂质源，通过热处理实现对非本征基区的掺杂。本发明的非本征基区的掺杂方法有效避免了对非本征基区的晶格损伤，进而减弱了这一损伤对发射区杂质的扩散增强效应；减小了非本征基区向收集区的扩散；基区杂质的横向扩散更易控制。
单层多晶 hbt 征基区掺杂方法

[发明专利]具有P型变掺杂基区的碳化硅功率DAS器件及其制备方法-CN202210108876.2在审
发明人：袁昊;周瑜;宋庆文;汤晓燕;张玉明 -专利权人：西安电子科技大学
申请日： 2022-01-28 - 公布日： 2022-06-03 - 主分类号： H01L29/06 文献下载
摘要：本发明提供的一种具有P型变掺杂基区的碳化硅功率DAS器件及其制备方法，制备出的具有P型变掺杂基区的碳化硅功率DAS器件包括p+外延层1、P‑基区2、N+衬底3、钝化层4、背部电极5以及正面电极6；本发明P‑基区2使用纵向变掺杂基区，可以降低P‑/N+结处P‑基区的掺杂浓度，提高基区电场纵向均匀性，提高器件雪崩开启速度。同时提高P+/P‑结处P‑基区的掺杂浓度，降低器件负角处的浓度梯度，抑制表面电场，提高器件的工作可靠性。
具有掺杂碳化硅功率 das 器件及其制备方法

[发明专利]超结FRD结构及其制作方法-CN202210192035.4在审
发明人：程炜涛;姚阳 -专利权人：上海埃积半导体有限公司
申请日： 2022-02-28 - 公布日： 2022-05-10 - 主分类号： H01L29/06 文献下载
摘要：本发明提供了一种超结FRD结构及其制作方法，超结FRD结构包括正面金属区和背面金属区，还包括：N‑基区，所述N‑基区与所述正面金属区接触；N+基区，设置在所述N‑基区和所述背面金属区之间；所述N‑基区内设置有若干个P型区，且所述P型区与所述N‑基区形成横向PN结；所述P型区的侧方设置有P+区，且所述P+区与所述N‑基区形成纵向PN结。该结构通过引入横向的PN结结构，能够在器件反向耐压时，横向PN结和纵向PN结能够一起承担耐压，从而可以在不增厚N‑基区厚度、不改变N‑基区浓度的基础上提高器件的耐压值。
frd 结构及其制作方法