“叠层铁电”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4172499个，建议您升级VIP下载更多相关专利

[发明专利]叠层结构体以及包括其的半导体器件、半导体设备和电子设备、和制造叠层结构体的方法-CN202110022063.7在审
发明人：许镇盛;文泰欢;南胜杰;赵常玹 -专利权人：三星电子株式会社
申请日： 2021-01-08 - 公布日： 2021-12-03 - 主分类号： H01L29/51 文献下载
摘要：提供叠层结构体以及包括其的半导体器件、半导体设备和电子设备、和制造叠层结构体的方法。所述叠层结构体包括：基底；和在所述基底上的薄膜结构体，所述薄膜结构体包括：平行于所述基底的第一反铁电层，平行于所述基底的第二反铁电层，以及平行于所述基底的铁电层，其中所述铁电层在所述第一反铁电层和所述第二反铁电层之间
结构以及包括半导体器件半导体设备电子设备制造方法

[发明专利]具有铁电隧道结串联结构的叠层电池-CN202210741408.9在审
发明人：解俊杰;刁一凡;孙朱行;吴兆 -专利权人：隆基乐叶光伏科技(西咸新区)有限公司
申请日： 2022-06-28 - 公布日： 2022-12-13 - 主分类号： H01L31/078 文献下载
摘要：本申请提供一种具有铁电隧道结串联结构的叠层电池，所述叠层电池包括依次层叠设置的上层电池、铁电隧道结和下层电池，所述上层电池靠近所述铁电隧道结的一面具有上层电池载流子传输层，所述下层电池靠近所述铁电隧道结的一面具有下层电池载流子传输层，所述上层电池载流子传输层和所述下层电池载流子传输层的导电类型相反，其中，铁电隧道结使所述上层电池和所述下层电池串联，所述铁电隧道结包括铁电层。本申请的叠层电池具可以有效降低光生载流子在穿越重掺N区和P区时的非辐射复合，从而进一步提高叠层电池转换效率。
具有隧道串联结构电池

[发明专利]具有改进调谐范围的铁电变容管-CN200780039652.4无效
发明人：达尼埃尔·贝朗;马雷克·克莱;克劳斯·雷曼;威廉默斯·C·科尔;鲁迪格·毛佐克 -专利权人： NXP股份有限公司
申请日： 2007-10-19 - 公布日： 2009-09-09 - 主分类号： H01G7/06 文献下载
摘要：本发明涉及一种铁电变容管(400)，其包括电极(406，410)之间的介电叠层(408)。介电叠层包括具有至少三个介电层的交替层序列。介电叠层的至少两个非单晶第一介电层由具有第一介电常数的第一介电材料制成，介电叠层的至少一个非单晶第二介电层由具有第二介电常数的第二介电材料制成，并且第一介电常数不等于第二介电常数。第一介电材料和第二介电材料之一呈现出较弱的铁电滞后。具有较弱的铁电滞后的介电材料占介电叠层的总体积的百分比大于20％。本发明的铁电变容管实现了介电叠层中的高相对介电常数、高击穿电压、低压下的大调谐范围、以及小介电损失。
具有改进调谐范围铁电变容管

[发明专利]一种具有周期叠层铁电薄膜的电容及其制备方法-CN201110070503.2有效
发明人：赵宁;万里兮;曹立强 -专利权人：中国科学院微电子研究所
申请日： 2011-03-23 - 公布日： 2012-09-26 - 主分类号： H01G4/33 文献下载
摘要：本发明涉及一种具有周期叠层铁电薄膜的电容及其制备方法。所述电容包括衬底，阻挡层，粘附层，下部电极，铁电薄膜和上部电极，铁电薄膜为包括至少一个周期性结构单元的叠层结构，周期性结构单元为BaTiO3、SrTiO3和BaxSr1-xTiO3三种铁电材料层的排列组合本发明采用BaTiO3、SrTiO3和BaxSr1-xTiO3三种材料的周期叠层结构制备的铁电薄膜电容，在兼备较高介电常数、较低介电损耗的同时，显著降低了铁电薄膜的退火温度，从而提高了铁电薄膜的制备工艺与微电子工艺的兼容性这种周期叠层铁电薄膜结构电容及其制备方法将在半导体器件、系统级封装无源器件集成技术等领域具有潜在的应用前景。
一种具有周期叠层铁电薄膜电容及其制备方法

[发明专利]一种铁电栅极叠层和铁电场效应晶体管及其制备方法-CN202310440684.6在审
发明人：罗军;陈博涵;许静 -专利权人：中国科学院微电子研究所;广东省大湾区集成电路与系统应用研究院
申请日： 2023-04-23 - 公布日： 2023-08-04 - 主分类号： H01L29/51 文献下载
摘要：本发明涉及一种铁电栅极叠层和铁电场效应晶体管及其制备方法，属于微电子技术领域，用以解决现有中铁电场效应晶体管易出现积累翻转问题。所述铁电栅极叠层自下而上包括依次叠加设置的栅氧层、介质薄层、其他栅介质层；其中，所述介质薄层和所述栅氧层之间还设置有铁电层，所述介质薄层与所述其他栅介质层之间还设置有阻变层；或所述介质薄层和所述栅氧层之间还设置有阻变层，所述介质薄层与所述其他栅介质层之间还设置有铁电层，本发明通过在铁电栅极叠层中加入阻变层，使得铁电栅极叠层上的电压小于翻转电压时，不易受周围串扰而积累翻转，达到期望的矫顽电压后，正常开启，削弱积累翻转效应
一种栅极电场效应晶体管及其制备方法

[发明专利]三维存储器器件及其制造方法-CN202110476646.7在审
发明人：吴昭谊;杨世海;林佑明;贾汉中 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-04-29 - 公布日： 2021-10-08 - 主分类号： H01L27/11587 文献下载
摘要：提供了包括第一堆叠结构和第二堆叠结构以及第一导电柱和第二导电柱的三维存储器器件。第一堆叠结构包括沿垂直方向堆叠的第一堆叠层。第一堆叠层的每个包括第一栅极层、第一沟道层以及第一栅极层和沟道层之间的第一铁电层。第二堆叠结构与第一堆叠结构横向间隔开，并且包括沿垂直方向堆叠的第二堆叠层。第二堆叠层的每个包括第二栅极层、第二沟道层以及第二栅极层和沟道层之间的第二铁电层。第一栅极层和第二栅极层设置在第一铁电层和第二铁电层之间，以及第一导电柱和第二导电柱沿垂直方向延伸并且分别与第一沟道层和第二沟道层接触。本申请的实施例还涉及制造三维存储器器件的方法。
三维存储器器件及其制造方法

[发明专利]铁电存储器及其制备方法、电子设备-CN202180030983.1在审
发明人：黄伟川;刘熹;林军 -专利权人：华为技术有限公司
申请日： 2021-12-24 - 公布日： 2023-08-29 - 主分类号： H10B51/30 文献下载
摘要：一种铁电存储器，该铁电存储器包括衬底和位于衬底上的至少一个铁电隧道结组，每个铁电隧道结组包括叠设的N个铁电隧道结单元和N+1层导电金属层，N个铁电隧道结单元和N+1层导电金属层交替设置，每个铁电隧道结单元均包括依次叠设的第一导电氧化物层、铁电层和第二导电氧化物层，其中，N为大于或等于1的整数。本申请还提供了该铁电存储器的制备方法及电子设备。本申请的铁电存储器通过导电金属层与导电氧化物层的复合，有助于提高开关比，同时铁电隧道结组具有优良的铁电/电极界面，有利于提升存储器的铁电性能、降低存储器发生铁电疲劳的风险，以提高写入的循环次数和可靠性。
存储器及其制备方法电子设备

[发明专利]一种改善叠层氧化铪基铁电薄膜性能的方法及其叠层铁电薄膜-CN202310195791.7在审
发明人：尹路;李欣雨;廖敏;赵影;郑帅至;彭强祥 -专利权人：湘潭大学
申请日： 2023-03-03 - 公布日： 2023-05-16 - 主分类号： H10N97/00 文献下载
摘要：本发明属于铁电薄膜技术领域，本发明提供了一种改善叠层氧化铪基铁电薄膜性能的方法及其叠层铁电薄膜。:Sub>：ZrO2；S2、将前驱体溶液M1：HfO2沉积在基底上作为第一铁电膜层，将前驱体溶液M2：ZrO2沉积在第一铁电膜层作为第二铁电膜层即完成一次堆叠，重复堆叠N次得到薄膜样品；S3、对薄膜样品进行热处理即得叠层氧化铪基铁电薄膜本发明在叠层铁电薄膜中掺入活性元素，降低了单斜相的含量，改善了其铁电性和耐久性。
一种改善氧化铪基铁电薄膜性能方法及其叠层铁电

[发明专利]具有垂直浮空场板的LDMOS晶体管及其制备方法-CN202011064546.5在审
发明人：季明华;李敏 -专利权人：芯恩（青岛）集成电路有限公司
申请日： 2020-09-30 - 公布日： 2022-04-12 - 主分类号： H01L29/40 文献下载
摘要：本发明提供一种具有垂直浮空场板的LDMOS晶体管及其制备方法，垂直浮空场板中包括浮空场板多晶硅层及叠层结构，叠层结构包括交替层叠的绝缘材料层及铁电材料层，且叠层结构的最外层及最内层均为绝缘材料层；本发明在具有较小尺寸的垂直浮空场板中，通过设置具有极化作用的铁电材料层，可使得：关态时，铁电材料层的极化作用能够增强“电荷共享”效应，以获得更高的击穿电压；通态时，铁电材料层的极化作用可在漂移区诱导更多的电子，以降低导通电阻，从而实现在提高击穿电压的同时有效降低导通电阻
具有垂直空场 ldmos 晶体管及其制备方法

[发明专利]基于非对称叠层的铁电电容和低压高速铁电存储器以及制备方法-CN202111068025.1在审
发明人：黄芊芊;符芷源;杨勐譞;黄如 -专利权人：北京大学
申请日： 2021-09-13 - 公布日： 2021-12-31 - 主分类号： H01L27/11502 文献下载
摘要：本发明公开了一种基于非对称叠层铁电电容及低压高速铁电存储器和制备方法，属于半导体存储器件领域。该非对称叠层铁电电容由顶电极、底电极以及两电极之间的双介质层构成，双介质层具体为与顶电极相邻的铁电介质层和与底电极相邻的介质层，本发明利用介质层作为籽层为铁电介质层提供结晶模板，能够在厚度不变的情况下提升铁电相占比本发明提升了铁电随机存储器的存储窗口；且内建电场增强了读出电压，提高读出速度，缓解由于低电压操作带来的动态问题，有利于铁电随机存储器在低压高速下的应用。
基于对称电容低压高速存储器以及制备方法

[发明专利]一种异质叠层结构铅基反铁电陶瓷及其制备与应用-CN202210923079.X有效
发明人：杨同青;刘晓辉 -专利权人：同济大学
申请日： 2022-08-02 - 公布日： 2023-08-04 - 主分类号： C04B35/622 文献下载
摘要：本发明涉及电子功能材料与器件技术领域，尤其是涉及一种异质叠层结构铅基反铁电陶瓷及其制备与应用。本发明的异质叠层结构铅基反铁电陶瓷由铅基反铁电材料和铅基铁电材料组成；所述铅基反铁电材料的化学组成为(Pb0.875La0.050.695Sn0.3Ti0.005)O3，所述铅基铁电材料的化学组成为本发明所涉及的铅基反铁电陶瓷，由异质叠层构成，可针对不同应用需求，通过不同异质叠层的组合实现相转变电场大小的调控，具有在低电场下高的饱和极化和低的剩余极化特点，可获得相对较高的储能密度。
一种异质叠层结构铅基反铁电陶瓷及其制备应用

[发明专利]一种三维NAND型铁电存储器、制作方法及操作方法-CN201910350185.1有效
发明人：李春龙;霍宗亮;张瑜;洪培真;邹兴奇;靳磊 -专利权人：中国科学院微电子研究所
申请日： 2019-04-28 - 公布日： 2021-05-11 - 主分类号： H01L27/11597 文献下载
摘要：本发明提供了一种三维NAND型铁电存储器、制作方法及操作方法，该三维NAND型铁电存储器考虑到环删器件固有的电场调节作用，即相比平板叠栅，环栅介质叠层中，半径小的介质层电场增强，半径大的介质层电场减小，进而将铁电层集成在环栅的小半径内圈上，将介质层集成在大半径的外圈上，这样有效的调节了它们的电场分布，减小了介质层电场，增强了铁电层的电场，从而有效改善铁电存储器的可靠性，即增大了存储窗口，提高了器件耐久性以及提升了器件的保持特性
一种三维 nand 型铁电存储器制作方法操作方法

[发明专利]一种柔性反铁电神经形态晶体管及其制备方法-CN202211489471.4在审
发明人：孟佳琳;王天宇;李振海;陈琳;孙清清;张卫 -专利权人：复旦大学
申请日： 2022-11-25 - 公布日： 2023-03-28 - 主分类号： H10N70/20 文献下载
摘要：本发明公开一种柔性反铁电神经形态晶体管及其制备方法。该柔性反铁电神经形态晶体管包括：柔性衬底；栅电极薄膜，形成在所述柔性衬底上；过渡层，其为高k介质材料，形成在所述栅电极薄膜上；反铁电性功能薄膜叠层，由多重铪基铁电薄膜和反铁电诱导层交叠而成，形成在所述过渡层上；硅纳米线，其表面包覆有二维半导体薄膜和二维铁电薄膜，相互间隔且平行排列，形成在所述反铁电性功能薄膜叠层上；源电极和漏电极，形成在各所述纳米线的两侧。
一种柔性反铁电神经形态晶体管及其制备方法

[发明专利]一种叠层结构介电储能电容器的制备方法-CN202210968560.0在审
发明人：岳文锋;贾婷婷;俞亮;蔡亚丽;刘丽霞;于淑会 -专利权人：中国科学院深圳先进技术研究院
申请日： 2022-08-12 - 公布日： 2022-11-22 - 主分类号： H01G4/12 文献下载
摘要：本申请涉及电容器领域，具体公开了一种叠层结构介电储能电容器的制备方法。其包括镀铂硅片、涂覆于所述镀铂硅片上的插入层和铁电层和设置于插入层和铁电层上方的顶电极，插入层的原料为钛酸类陶瓷薄膜前驱体溶液，铁电层的原料为Aurivillius相化合物陶瓷薄膜前驱体溶液。其制备方法为先制备钛酸类陶瓷薄膜前驱体溶液，再制备Aurivillius相化合物陶瓷薄膜前驱体溶液，然后将两种溶液分别旋涂在镀铂硅片上制备插入层和铁电层，最后将金属电极沉积到插入层和铁电层上得到顶电极。本申请的叠层结构介电储能电容器具有优良的储能密度以及储能效率。
一种结构介电储能电容器制备方法

[发明专利]半导体器件及其栅极结构的形成方法-CN201911095436.2在审
发明人：徐秋霞;陈凯 -专利权人：上海新微技术研发中心有限公司
申请日： 2019-11-11 - 公布日： 2021-05-11 - 主分类号： H01L21/28 文献下载
摘要：本发明提供了一种半导体器件及其栅极结构的形成方法，包括：提供半导体层，在半导体层上形成包括N型MOSFET区域或/和P型MOSFET区域的有源区；在有源区上依次形成假栅叠层、栅极侧墙、N型或/和P型源/漏区以及层间介质层；去除假栅叠层以形成栅极开口，在栅极开口处依次形成界面氧化物层和铁电材料栅介质层；在铁电材料栅介质层上形成应力牺牲层，并进行退火处理；在退火处理过程中，通过应力牺牲层的夹持作用，诱发铁电材料栅介质层形成铁电相栅介质层；去除应力牺牲层；在铁电相栅介质层上形成金属栅层。本发明在引入负电容效应的同时，也获得了器件所需的带边功函数，并防止了超薄铁电栅介质层的栅漏电流过大。
半导体器件及其栅极结构形成方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条