“叠层铁电”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4172499个，建议您升级VIP下载更多相关专利

[实用新型]变压器铁心及变压器-CN201821839108.X有效
发明人：李西勋;张帆;孙业荣;魏彩霞;陈飞;张立志;田春生 -专利权人：山东电工电气集团智能电气有限公司
申请日： 2018-11-08 - 公布日： 2019-06-28 - 主分类号： H01F27/24 文献下载
摘要：该变压器铁心包括相对设置的铁轭和铁心旁柱，铁轭的端部与铁心旁柱的端部形成对接处；铁轭的铁轭叠片层与铁心旁柱的铁心旁柱叠片层一一对应；在拼接处多个斜接缝错位排布；多个接缝在铁轭叠片宽度的平面上的投影间隔排布，位于中间的投影所对应的接缝为基准接缝；在对应设置的铁轭叠片层与铁心旁柱叠片层中，铁轭叠片的宽度尺寸与铁心旁柱的宽度尺寸之间的差值大于设定值时，基准接缝对应的铁轭叠片的内侧接缝角的顶点与基准接缝对应的铁心旁柱叠片的内侧边的距离为设定值
铁轭铁心旁柱接缝叠片层叠片变压器铁心内角变压器电力变压器错位排布投影间隔相对设置对接处接缝处内侧边拼接处斜接缝排布申请投影外部制造

[发明专利]一种叠层电池及其制备方法和应用-CN202011429764.4有效
发明人：邹贵付;李俊;赵杰;芦政;张发云 -专利权人：苏州大学张家港工业技术研究院;苏州大学;新余学院
申请日： 2020-12-09 - 公布日： 2023-05-26 - 主分类号： H10K39/15 文献下载
摘要：本发明提供了一种叠层电池及其制备方法和应用。该叠层电池以钙钛矿太阳能电池作为顶电池，多晶硅电池作为底电池，通过复合层串联顶电池和底电池；该叠层电池由上至下依次包括：正面金属栅线电极、增透薄膜层、透明导电薄膜层、中间保护层、电子传输层、钝化层、钙钛矿吸收层、分子铁电层(4,4‑DFPD)2PbI4、钙钛矿空穴传输层、复合层、多晶硅电池和背电极。本发明还提供了上述叠层电池的制备方法。本发明的叠层电池具有较高的开路电压和光电转化效率。
一种电池及其制备方法应用

[发明专利]半导体装置-CN202010697139.1在审
发明人：朴硕汉;金容锡;金熙中;山田悟;李炅奂;弘载昊;黄有商 -专利权人：三星电子株式会社
申请日： 2020-07-20 - 公布日： 2021-02-02 - 主分类号： H01L27/11502 文献下载
摘要：所述半导体装置包括：第一堆叠结构，包括在基底上交替地堆叠的多个第一绝缘图案和多个第一半导体图案，第一堆叠结构在平行于基底的上表面的第一方向上延伸；第一导电图案，位于第一堆叠结构的一个侧表面上，第一导电图案在与基底的上表面交叉的第二方向上延伸；以及第一铁电层，位于第一堆叠结构与第一导电图案之间，第一铁电层在第二方向上延伸，其中，第一半导体图案中的每个包括沿着第一方向顺序地布置的第一杂质区、第一沟道区和第二杂质区。
半导体装置

[实用新型]一种三相变压器铁心-CN200620105511.0无效
发明人：王永法 -专利权人：王永法
申请日： 2006-07-10 - 公布日： 2007-09-19 - 主分类号： H01F27/24 文献下载
摘要：可节省制作材料、制成变压器其磁损耗小、噪声小的一种三相变压器铁心，由两个边柱、一个中柱和上、下铁轭组成“”型构成，所述边柱、中柱和上、下铁轭由叠积层叠积构成，每一叠积层由若干叠片叠积构成，所述边柱、中柱和上、下铁轭的横截面为阶梯闭弧形，其特征是所述中柱与上、下铁轭连接处的叠积层缝序结构为叠积层平直接缝与叠积层线型接缝内外交替分布结构。
一种三相变压器铁心

[发明专利]一种叠层法同步冷轧铁箔的制备方法-CN201210193485.1有效
发明人：王德志;杨益航;林高用;陈点点;柳华炎 -专利权人：中南大学
申请日： 2012-06-13 - 公布日： 2012-09-26 - 主分类号： B21B1/40 文献下载
摘要：一种叠层法同步冷轧铁箔的制备方法，属于轧制技术领域。此方法选取厚薄两种铁片若干件，厚夹薄片组成一叠层结构；轧前对各叠层材料分别进行热处理，并在叠层间涂抹润滑材料；将此组合叠层结构送入普通两辊或四辊轧机冷轧减薄，选择适当的压下率及轧制道次即可将薄铁片减薄为所需厚度的铁箔采用叠层法同步冷轧铁箔克服了其他制备法效率低、环境污染大、设备复杂及成本高等缺点，其适用于纯铁及铁合金等材料的极薄料制备。本发明工艺简单、操作方便、制备的铁箔尺寸精度高、板形良好、平整度及表面质量好；具有效率高、方便节能、低成本等优点，适于工业化应用。
一种叠层法同步冷轧制备方法

[发明专利]一种叠层结构铁电聚合物基电介质薄膜、及其制备方法和用途-CN201710955077.8有效
发明人：曾一;林元华 -专利权人：清华大学
申请日： 2017-10-13 - 公布日： 2019-09-20 - 主分类号： B32B27/02 文献下载
摘要：本发明涉及一种叠层结构铁电聚合物基电介质薄膜、及其制备方法和用途。所述薄膜具有至少两个第一电介质层与位于所述第一电介质层之间的第二电介质层，所述第一电介质层含有偏氟乙烯‑六氟丙烯共聚物P(VDF‑co‑HFP)和无机物AlOOH，其中，以体积百分比计，两者的配比为(100‑x)％P(VDF‑co‑HFP)–x％AlOOH，0层含有偏氟乙烯‑六氟丙烯共聚物P(VDF‑co‑HFP)。本发明的叠层结构铁电聚合物基电介质薄膜具有高击穿场强、高储能密度以及高储能效率，且无铅环保、具有优异的储能性能，适用于高密度储能领域。
一种结构聚合物电介质薄膜及其制备方法用途

[发明专利]氮化钛增强铁基复合层/钢叠层耐磨材料及其制备方法-CN201811277496.1有效
发明人：钟黎声;邓超;燕映霖;赵梓源;惠鹏飞;张少雄 -专利权人：西安理工大学
申请日： 2018-10-30 - 公布日： 2021-06-15 - 主分类号： B22F7/04 文献下载
摘要：本发明公开了一种氮化钛增强铁基复合层/钢叠层耐磨材料，包括氮化钛/铁基合金层以及分布在氮化钛/铁基合金层两侧的钢片，其中，氮化钛在氮化钛/铁基合金层中的质量百分比为10％～30％，铁基合金为铁铬合金，合金中含9wt％Cr，余量为Fe；钢片为高锰钢、不锈钢或低合金钢片，钢片厚度为4～10mm，氮化钛/铁基合金层的厚度为1～2mm；本发明还公开了一种氮化钛增强铁基复合层/钢叠层耐磨材料的制备方法。本发明氮化钛增强铁基复合层/钢叠层耐磨材料既具有良好的耐磨性，又具备良好的塑韧性，适合耐磨工况下使用。
氮化增强复合钢叠层耐磨材料及其制备方法

[发明专利]一种功率型元器件及其制作方法-CN201610113687.9有效
发明人：陆达富;王文杰;秦浩 -专利权人：深圳顺络电子股份有限公司
申请日： 2016-02-29 - 公布日： 2018-03-27 - 主分类号： H01F41/00 文献下载
摘要：一种功率型元器件的制作方法，包括如下步骤1)用铁硅铬合金细粉配制成细粉流延浆料和细粉填充浆料，用铁硅铬合金粗粉配制成粗粉流延浆料；2)用细粉流延浆料在PET膜上流延而成内电生带，用粗粉流延浆料在PET膜上流延而成基板生带；3)对内电生带进行开孔，以使内电料片进行叠层之后相互之间能够正常连接形成回路；4)在内电生带上印刷电极图案；5)在内电生带上未印刷电极图案的区域印刷细粉填充浆料；6)按照设定好的叠层顺序，将多层内电生带和基板生带去除PET膜后对位叠层压合在一起；7)排胶；8)烧结。
一种功率元器件及其制作方法

[发明专利]多铁/压电复合结构及其存储器件、制备方法-CN201610143309.5在审
发明人：叶建国;叶钊赫;苗君;邵飞 -专利权人：唐山市盛泰建筑安装有限公司;苗君
申请日： 2016-03-14 - 公布日： 2016-07-13 - 主分类号： H01L43/10 文献下载
摘要：公开了一种多铁/压电复合结构，包括：基片；位于所述基片上由导电氧化物形成的底电极层；以及位于所述底电极层上的压电层和多铁薄膜层交替堆叠而形成的叠层；其中，多铁薄膜层与相邻的压电层彼此接触且一起形成三明治结构本发明提供的多铁/压电复合结构利用压电层与低温多铁材料形成的多铁薄膜层的相似结构形成界面效应与交换耦合，进而导致在低温环境如南极、太空探索等环境下多铁薄膜的性能提高，大大提高了多铁材料诸如YMnO₃在铁电存储方面的应用，从而满足人们在低温环境下对硬盘快速写入读出，计算机非易失性存储，及器件小型化多功能化的需求。
多铁压电复合结构及其存储器件制备方法

[发明专利]半导体结构及其制备方法、三维存储器、存储系统-CN202211103715.0在审
发明人：黎姗;方语萱;夏志良;杨涛;刘磊 -专利权人：长江存储科技有限责任公司
申请日： 2022-09-09 - 公布日： 2023-05-16 - 主分类号： H10B61/00 文献下载
摘要：半导体结构包括第一堆叠结构、存储结构和相变层。第一堆叠结构包括多个第一介质层和多个字线层。存储结构包括铁磁自由层、隧穿层、铁磁钉扎层和导电层；铁磁自由层位于隧穿层和第一堆叠结构之间，隧穿层位于铁磁自由层和铁磁钉扎层之间，铁磁钉扎层位于隧穿层和导电层之间，导电层位于铁磁钉扎层远离隧穿层的一侧，且导电层与位线耦接。相变层至少部分位于字线层和铁磁自由层之间。半导体结构应用于三维存储器中，以实现数据的读取和写入操作。
半导体结构及其制备方法三维存储器存储系统

[发明专利]磁阻传感器元件之间的电屏蔽-CN201710173360.5有效
发明人： D.哈默施密特 -专利权人：英飞凌科技股份有限公司
申请日： 2017-03-22 - 公布日： 2020-03-27 - 主分类号： G01R33/09 文献下载
摘要：本发明涉及磁阻传感器元件之间的电屏蔽。实施例涉及一种集成电路（100），所述集成电路包括形成在公共衬底（202）上的铁磁层和非磁性层的磁阻叠层（110）。集成电路包括通过磁阻叠层的第一区段（110‑1）提供的至少第一磁阻传感器元件（130‑1）、通过磁阻叠层的分离的第二区段（110‑2）提供的至少第二磁阻传感器元件（130‑2）以及通过第一和第二区段之间的磁阻叠层的分离的第三区段（110‑3）提供的屏蔽元件（140），其中屏蔽元件（140）可操作为所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件（130‑1；130‑2）之间的电屏蔽。
磁阻传感器元件之间屏蔽

[发明专利]磁敏电阻器件、具有这种器件的读写头以及驱动器-CN02120075.0无效
发明人：清水丰;大岛弘敬;长坂惠一;濑山喜彦;田中厚志 -专利权人：富士通株式会社
申请日： 2002-05-22 - 公布日： 2003-05-21 - 主分类号： G11B5/39 文献下载
摘要：磁敏电阻器件包括层合膜和应用该层合膜中叠层方向检测电流的机构，其中，该层合膜包括其磁化方向基本固定的第一铁磁层；其磁化方向随外磁场自由变化的第二铁磁层，该第二铁磁层包括非磁性金属层和两个或多个在叠层方向由非磁性金属层彼此分开的铁磁金属层；使第一和第二铁磁层彼此分开的非磁性中间层。
电阻器件具有这种读写以及驱动器

[发明专利]用于实现3D铁电非易失性数据储存的3D FeFET的架构、结构、方法和存储阵列-CN202080003073.X有效
发明人：刘峻 -专利权人：长江先进存储产业创新中心有限责任公司
申请日： 2020-10-23 - 公布日： 2022-08-19 - 主分类号： G11C11/22 文献下载
摘要：本发明涉及用于实现3D铁电非易失性数据储存的3D FeFET的架构、结构、方法和存储阵列。根据一个实施例，本发明提出了一种用于实施3D FeFET存储阵列的交叉点架构，包括：多个单元叠层，所述单元叠层包括垂直的栅极全环绕FeFET单元，其中，所述多个单元叠层被堆叠；其中，所述垂直的栅极全环绕FeFET单元实现交叉点阵列，并且提供每叠层4F2的有效单元尺寸；其中，所述垂直的栅极全环绕FeFET实现4F2单元面积；其中，所述多个单元叠层共享位线；并且其中，所述垂直的栅极全环绕FeFET单元被放置在字线的凹陷内
用于实现铁电非易失性数据储存 fefet 架构结构方法存储阵列

[发明专利]场效应管的制作方法及场效应管-CN201910202716.2在审
发明人：徐秋霞;胡正明;陈凯 -专利权人：上海新微技术研发中心有限公司
申请日： 2019-03-18 - 公布日： 2019-06-18 - 主分类号： H01L29/78 文献下载
摘要：MOSFET区域，所述N型MOSFET区域由浅沟槽隔离区分隔开；在所述N型MOSFET区域形成硬掩膜图案；形成硅纳米线阵列结构，所述硅纳米线阵列结构包括多层堆叠的硅纳米线；在所述多层堆叠的硅纳米线上形成牺牲氧化层，以调控制纳米线尺寸和形貌，去氧化层；以及在所述纳米线阵列结构处依次形成界面氧化物层，铁电材料栅介质叠层以及金属栅叠层。该场效应管不仅由于纳米线环栅结构大大加强了栅控能力，抑制了短沟道效应，而且由于引入了铁电负电容效应，使沟道表面电势得到放大，从而使纳米线NMOSFET具有超陡的亚阈值斜率和提高的开/关电流比。
场效应管纳米线硅纳米线阵列硅纳米线堆叠多层纳米线阵列结构形貌界面氧化物层浅沟槽隔离区短沟道效应牺牲氧化层亚阈值斜率硬掩膜图案栅介质叠层电容效应沟道表面环栅结构区域形成去氧化层铁电材料电流比金属栅衬底电势叠层铁电分隔制作放大调控引入

[发明专利]负电容场效应晶体管及其制备方法-CN201910289934.4有效
发明人：殷华湘;张青竹;张兆浩;叶甜春 -专利权人：中国科学院微电子研究所
申请日： 2019-04-11 - 公布日： 2022-07-12 - 主分类号： H01L29/78 文献下载
摘要：该负电容场效应晶体管包括：衬底结构，衬底结构包括MOS区域；栅绝缘介质层结构，覆盖于MOS区域上，包括沿远离衬底结构的方向顺序层叠的界面氧化层、HfO2层、掺杂材料薄层和铁电材料层，其中，铁电材料层中铁电材料为HfxA1‑xO2，A为掺杂元素，0.1≤x≤0.9，形成掺杂材料薄层的材料为AyOz或A，y/z为1/2、2/3、2/5和1/1中的任一比值；金属栅叠层，覆盖于栅绝缘介质层结构上通过晶格应变或者金属元素诱导改变其上HfxA1‑xO2的晶格与晶粒大小，从而通过提升铁电材料的电畴极性，提高了NCFET的铁电特性、材料稳定性和可靠性。
电容场效应晶体管及其制备方法