“写入位线”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果86523个，建议您升级VIP下载更多相关专利

[发明专利]记忆体写入方法-CN202010969674.8有效
发明人：简汎宇;吴瑞仁;郑君华;徐成宇 -专利权人：北京时代全芯存储技术股份有限公司
申请日： 2019-02-27 - 公布日： 2023-02-03 - 主分类号： G11C7/10 文献下载
摘要：一种记忆体写入方法，用以产生多个写入位信号，所述多个写入位信号用以写入在多条位线上的多个记忆体单元，其特征在于，记忆体写入方法包含：判断记忆体单元需被写入为写入设定状态或写入重设状态；当记忆体单元需被写入为写入设定状态时，输出电压模式控制信号以及电流模式控制信号至多个写入驱动器，使写入驱动器依据该电压模式控制信号以及电流模式控制信号产生写入位信号；以及当记忆体单元需被写入为写入重设状态时，输出电压模式控制信号，使写入驱动器依据电压模式控制信号产生写入位信号
记忆体写入方法

[发明专利]写入驱动器电路和写入自旋矩MRAM的方法-CN201280065461.6有效
发明人： S·M·阿拉姆;T·安德烈 -专利权人：艾沃思宾技术公司
申请日： 2012-11-19 - 公布日： 2017-08-25 - 主分类号： G11C7/00 文献下载
摘要：一种向自旋矩磁电阻随机存取存储器写入的写入驱动器最小化选择的列中未选择(关)的字线选择晶体管的亚阈值泄漏。在位线和/或源极线中的有效金属电阻减少而电源抗噪声能力增加。写入驱动器偏置信号与全局偏置信号隔离，并且使用第一NMOS跟随器电路或第一PMOS跟随器电路中的一个在位线的一端施加第一电压。
写入驱动器电路自旋 mram 方法

[发明专利]半导体存储器设备-CN200810084301.1有效
发明人：菅本博之 -专利权人：富士通株式会社
申请日： 2008-03-17 - 公布日： 2008-09-17 - 主分类号： G11C7/22 文献下载
摘要：根据一个实施例的一个方面，提供了一种半导体存储器设备，其确定通过读取连接有复制位线和复制字线的复制单元的操作而读取来自存储单元的数据所需的数据读取时间，所述复制位线具有和连接至所述存储单元的位线等效的负载写控制信号生成单元，该写控制信号生成单元包括用以接收响应用于驱动所述复制字线的驱动信号而生成的复制字线激活信号输入的多级耦合的逻辑门，所述写控制信号生成单元基于所述复制字线激活信号生成写控制信号以确定写入数据至所述存储单元所需的数据写入时间
半导体存储器设备

[发明专利]存储器和存储器的操作方法-CN202110678857.9在审
发明人：张文选;郑会柱 -专利权人：爱思开海力士有限公司
申请日： 2021-06-18 - 公布日： 2022-02-25 - 主分类号： G06F11/14 文献下载
摘要：用于操作存储器的方法包括：激活第一行，并且由第一位线感测放大器阵列来感测并放大所述第一行的存储单元的数据；通过第一输入/输出感测放大器将所述第一行的第一列的数据从所述第一位线感测放大器阵列传输到全局输入/输出线；通过虚设写入驱动器将所述全局输入/输出线的数据储存在虚设位线感测放大器阵列的第一列中；通过所述第一输入/输出感测放大器将所述第一行的第二列的数据从所述第一位线感测放大器阵列传输到所述全局输入/输出线；以及通过所述虚设写入驱动器将所述全局输入/输出线的数据储存在所述虚设位线感测放大器阵列的第二列中。
存储器操作方法

[发明专利]用于测试随机存取存储器的高速写方法-CN90104919.0无效
发明人：崔勲;徐东一 -专利权人：三星电子株式会社
申请日： 1990-06-20 - 公布日： 1992-09-23 - 主分类号： G11C7/00 文献下载
摘要：本发明公开了一种在存储装置(DRAM)中改进的高速写测试方法，通过该方法能够在内部或在外部把相同的数据写入存储装置的存储单元阵列的所有存储单元。位线的排列方式是，在整个存储单元阵列中位线B/L和B/L是交替的，以便使一条字线仅与一种位线(B/L或B/L)相连，由数据控制器构成的数据供给电路根据与被选字线相连的位线种类控制输入/输出驱动器。
用于测试随机存取存储器速写方法

[发明专利]使用地址相关条件的用于存储器操作的设备与方法-CN200580042742.X有效
发明人：肯尼斯·K·苏;卢卡·G·法索利;罗伊·E·朔伊尔莱因 -专利权人：桑迪士克3D公司
申请日： 2005-11-29 - 公布日： 2008-06-25 - 主分类号： G11C5/06 文献下载
摘要：本发明公开一种设备，包括：多个字线和字线驱动器、多个位线和位线驱动器、以及耦合在各自的字线和位线之间的多个存储单元。该设备还包括一种电路，所述电路基于存储单元相对于字线驱动器和位线驱动器之一或二者的位置而选择写入和/或读取条件以应用于存储单元。该设备还包括一种电路，所述电路基于存储单元相对于字线和/或位线驱动器的位置而选择多个将被并行编程的存储单元。
使用地址相关条件用于存储器操作设备方法

[发明专利]半导体存储装置及其操作方法-CN201711481897.4有效
发明人：崔吉福;赵诚勋;金成镐;朴玟相;李庆泽;曹明宽 -专利权人：爱思开海力士有限公司
申请日： 2017-12-29 - 公布日： 2022-04-01 - 主分类号： G11C16/26 文献下载
摘要：控制逻辑可以通过读取和写入(读取/写入)电路来联接至位线并且可以联接至字线。控制逻辑被配置为确定用于读写电路的选通信号的激活时间的持续时间。
半导体存储装置及其操作方法

[实用新型]一种低写功耗的两端口静态随机存储器-CN201420151869.1有效
发明人：熊保玉;拜福君 -专利权人：西安华芯半导体有限公司
申请日： 2014-03-31 - 公布日： 2014-08-27 - 主分类号： G11C11/413 文献下载
摘要：本实用新型提供一种低写功耗的两端口静态随机存储器，写预判比较器将前一周期写数据与当前写数据进行比较，如果不同，则将写位线均衡信号置为有效，否则无效；当出现连续的写“0”或写“1”操作时，由于位线上保持的数据与需要写入的数据相同，写预判比较器将写位线均衡信号置为无效，因此位线不发生反转；当连续两次写的数据不同时，写预判比较器置写位线均衡信号有效，写位线和写位线反上的电荷重新分配，写位线和写位线反被均衡至中间电平，然后写位线均衡信号无效，写使能有效，写驱动器将位线和位线反驱动至新的电平。本实用新型与传统的基于写位线均衡技术的两端口静态随机存储器相比，在写数据翻转率为50%时，写位线翻转功耗降低50%。
一种功耗端口静态随机存储器

[发明专利]静态随机存取内存系统-CN201811117001.9在审
发明人：迈克尔·克林顿 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-09-25 - 公布日： 2019-04-05 - 主分类号： G11C7/12 文献下载
摘要：单元电路耦合在位线对之间，并且其配置为执行SRAM组件的读取或写入操作。读出放大器电路耦合在位线对之间，并且其配置为放大位线对之间的电压差。追踪电路包括追踪位线，并其配置为监视单元电路的操作，并基于追踪位线的电压准位以预定频率向读出放大器发送读出放大器启动信号。涡轮增压电路其耦合至涡轮增压信号并且其配置为修改追踪位线的电压，使得能够以比预定频率更快的速度发送读出放大器启动信号。
位线读出放大器耦合随机存取内存启动信号涡轮增压预定频率配置在位线追踪电路读出放大器电路读取发送单元电路电压准位监视单元涡轮模式写入操作追踪电路电压差放大

[发明专利]写入数据路径以减少负升压的电荷泄漏-CN201880019536.4在审
发明人： F·阿梅德;M·纳拉西姆汉;R·古普塔;P·拉杰;R·萨胡;陈薄弘;郑春明 -专利权人：高通股份有限公司
申请日： 2018-03-12 - 公布日： 2019-11-15 - 主分类号： G11C5/14 文献下载
摘要：提供了一种写入驱动器，该写入驱动器包括第一写入驱动器反相器，该第一写入驱动器反相器使数据信号反相以驱动第二写入驱动器晶体管的栅极。写入驱动器晶体管具有耦合到位线的端子和耦合到升压电容器的另一端子。用于第一写入驱动器反相器的接地在写入辅助时段期间浮置，以阻止来自升压电容器的升压电荷通过写入驱动器晶体管的泄漏。
写入驱动器反相器晶体管升压电容器数据信号升压耦合到电荷接地耦合反相浮置泄漏写入驱动

[发明专利]阻变存储装置及其选择性写入电路和操作方法-CN201710880656.0有效
发明人：朴起德 -专利权人：爱思开海力士有限公司
申请日： 2017-09-26 - 公布日： 2021-06-18 - 主分类号： G11C13/00 文献下载
摘要：阻变存储装置可以包括存储单元阵列和选择性写入电路。存储单元阵列可以包括耦接在多个字线与多个位线之间的多个阻变存储单元。基于针对写入操作所提供的输入数据的逻辑电平，选择性写入电路可以确定是否对计划要执行下一写入操作的存储单元执行预读取/比较操作。选择性写入电路可以根据预读取/比较操作的确定结果来控制存储单元阵列的写入操作。
存储装置及其选择性写入电路操作方法

[发明专利]具有存储单元和参考单元的集成存储器及其相应的运行方法-CN00805421.5无效
发明人： T·贝姆;G·布劳恩;Z·曼约基;T·雷尔;海恩兹·霍尼格施密德 -专利权人：因芬尼昂技术股份公司
申请日： 2000-03-10 - 公布日： 2004-05-19 - 主分类号： G11C11/22 文献下载
摘要：集成存储器具有两只第一开关元件(S1)，这两只开关元件各自把第一位线对的一条位线(BL0，bBL0)与第二位线对的一条位线(BL1，bBL1)相连。此外，集成存储器具有两只第二开关元件(S2)，这两只开关元件各自把一个位线对(BL0，bBL0)的参考单元(RC’)之一与另一位线对的那条位线(BL1，bBL1)相连，该位线未经相应的第一开关元件(S1)与分配给该参考单元(RC’)的位线连接。经读放大器(SAi)把信息重写入参考单元(RC，RC’)。
具有存储单元参考集成存储器及其相应运行方法

[发明专利]动态随机存取存储器阵列电路-CN202310485805.9在审
发明人：潘立阳;谢翔;黄焘 -专利权人：北京超弦存储器研究院;清华大学
申请日： 2023-04-28 - 公布日： 2023-08-22 - 主分类号： G11C11/4063 文献下载
摘要：根据本公开的DRAM阵列电路包括N行M列动态随机存取存储器单元电路，M和N是大于零的自然数，其中动态随机存取存储器单元电路中的每一个包括：写入晶体管，其栅极连接到写入字线，其第一源/漏极连接到写入位线，并且其第二源/漏极连接到存储节点；和存储晶体管，其栅极连接到存储节点，其第一源/漏极连接到读取字线，并且其第二源/漏极连接到读取位线，其中在写入操作中，写入字线在低于地电压的第一电压和高于或等于电源电压的第二电压操作
动态随机存取存储器阵列电路

[发明专利]动态随机存储单元、存储器、存储装置及读取方法-CN202210880274.9在审
发明人：朱正勇;康卜文;赵超 -专利权人：北京超弦存储器研究院
申请日： 2022-07-25 - 公布日： 2023-06-02 - 主分类号： G11C11/401 文献下载
摘要：该动态随机存储单元包括写入晶体管和读取晶体管，写入晶体管包括与写入字线电连接的第一主栅极、与写入位线电连接的第一极以及与存储节点电连接的第二极；读取晶体管包括与存储节点电连接的第二主栅极、与读取字线电连接的第三极和与读取位线电连接的第四极；写入晶体管和/或读取晶体管包括与存储节点电连接的背栅极。
动态随机存储单元存储器装置读取方法

[发明专利]半导体存储装置中字线的锁存方法-CN03815694.6有效
发明人： A·吉泽克;W·A·麦吉;O·米利克－什特卡克利 -专利权人：先进微装置公司
申请日： 2003-07-02 - 公布日： 2005-09-07 - 主分类号： G11C8/08 文献下载
摘要：本发明提供一种内存系统及其作业方法，该内存系统具有：若干存储单元(432)，用以存放数据；若干位线(442)(444)，用以将数据写入该等存储单元(432)，并自该等存储单元(432)读取数据；以及连接到该等存储单元(432)的若干字线(422)，用以响应字线信号而使该等位线(442)(444)将数据写入该等存储单元(432)。一译码器(406)系连接到该等字线(422)，以便响应一时钟信号及一地址信号而接收地址信息，并将地址信息译码，而选择一用来写入一存储单元(432)的字线(422)。该锁存电路(418)系响应该时钟信号，以便将该字线信号提供给所选择的字线(422)，以便写入该存储单(432)元，并于完成写入该存储单元(432)时，自该所选择的字线(422)撤除该字线信号。
半导体存储装置中字线方法