“在位线”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果94885个，建议您升级VIP下载更多相关专利

[发明专利]数据通信方法、系统、主控卡及线卡-CN200710117642.X有效
发明人：刘玉印;张耀;张国良;向邦柱;余永飞;易莉 -专利权人：杭州华三通信技术有限公司
申请日： 2007-06-20 - 公布日： 2008-01-23 - 主分类号： H04L12/56 文献下载
摘要：本发明公开了数据通信方法、系统及主控卡和线卡，包括：主控卡接收在位线卡发来的通信属性信息，并将所有在位线卡的通信属性信息通知给该在位线卡；该在位线卡根据主控卡发来的所有在位线卡的通信属性信息，与其它在位线卡建立数据通道连接，并通过该数据通道连接与其它在位线卡进行数据通信。
数据通信方法系统主控

[发明专利]位线调整方法和单元、灵敏放大器-CN200910195612.X有效
发明人：杨光军 -专利权人：上海宏力半导体制造有限公司
申请日： 2009-09-07 - 公布日： 2011-04-13 - 主分类号： G11C7/12 文献下载
摘要：一种位线调整方法和单元、灵敏放大器，所述位线调整单元包括：第一反馈单元，在位线预充电时，以第一增益反馈位线电压，获得反馈电压；第二反馈单元，在位线预充电后，以小于所述第一增益的第二增益反馈位线电压，获得反馈电压；调整单元，在所述反馈电压的控制下，由输入的数据线电压调整所述位线电压，并在位线预充电后，输出位线电流。所述位线调整方法和单元、灵敏放大器在位线预充电时可以提高预充电速度和缩短预充电时间；在位线预充电后可以抑制电源的噪声电压，从而获得正确的数据输出。
调整方法单元灵敏放大器

[发明专利]存储器及其制作方法-CN202111276182.1在审
发明人：罗启仁;张钦福;童宇诚 -专利权人：福建省晋华集成电路有限公司
申请日： 2021-10-29 - 公布日： 2022-01-04 - 主分类号： H01L27/108 文献下载
摘要：本发明提供一种存储器及存储器的制作方法，通过图案化衬底上的介质层形成位线沟槽，然后在位线沟槽内形成位线间隔层及位线结构。相比于现有技术，本发明先形成位线沟槽再形成位线结构，省去形成位线接触窗并在位线接触窗形成位线接触插塞的步骤，避免刻蚀形成位线接触插塞时导电材料在位线接触窗底部的残留，避免器件漏电流的问题，提高的器件的性能
存储器及其制作方法

[发明专利]一种半导体存储器件及其制作方法-CN202310443431.4在审
发明人：张钦福 -专利权人：福建省晋华集成电路有限公司
申请日： 2023-04-23 - 公布日： 2023-09-15 - 主分类号： H10B12/00 文献下载
摘要：本发明实施例公开了一种半导体存储器件及其制作方法，半导体存储器件包括衬底，衬底内包括多个有源区及相邻两个有源区之间的浅沟槽隔离；多条位线，相互分隔地设置在衬底上；位线触点，设置在位线下方并部分伸入有源区；间隙壁，设置在位线以及位线触点的侧壁上；衬垫层，沿着位线触点的外侧朝远离衬底的方向延伸，其中，衬垫层包括埋设在位线内的第一部份，第一部份沿位线延伸的方向相对设置在位线触点的两侧。
一种半导体存储器件及其制作方法

[发明专利]半导体器件及其制造方法-CN200580050153.6有效
发明人：保坂真弥 -专利权人：斯班逊有限公司;斯班逊日本有限公司
申请日： 2005-06-28 - 公布日： 2008-06-18 - 主分类号： H01L21/8247 文献下载
摘要：本发明提供一种半导体器件及其制造方法，包括：位线(14)，形成在半导体衬底(10)中；绝缘膜线(18)，设置在位线(14)上，并在位线(14)的长度方向连续延伸；栅极电极(16)，设置在位线(14)间的半导体衬底(10)上；字线(20)，设置在栅极电极(16)上，并朝位线(14)的宽度方向延伸；以及沟槽区(22)，形成在位线(14)间及字线(20)间的半导体衬底中。
半导体器件及其制造方法

[发明专利]半导体器件及其制造方法-CN201110025856.0有效
发明人：金燦佑 -专利权人：海力士半导体有限公司
申请日： 2011-01-20 - 公布日： 2012-02-08 - 主分类号： H01L27/108 文献下载
摘要：半导体器件的制造方法包括：在半导体基板中形成一个或多个埋入式栅极；在所述埋入式栅极之间形成连接插塞；在半导体基板上形成使连接插塞露出的位线区域；在位线区域中形成粘合层；在位线区域中形成位线材料，并移除形成在位线区域的内侧壁上的粘合层形成在镶嵌位线的侧壁上的氮化钛(TiN)膜被移除，这样维持了位线的电阻并减小了位线的寄生电容，从而改善了器件特性。
半导体器件及其制造方法

[发明专利]具有柱型帽盖层的半导体器件及其制造方法-CN03154669.2有效
发明人：郑文谟;李昌宪;吉田诚 -专利权人：三星电子株式会社
申请日： 2003-08-22 - 公布日： 2004-04-21 - 主分类号： H01L23/52 文献下载
摘要：一种具有柱型帽盖层的位线结构的半导体器件。一种实现充分的工艺余量和减小寄生电容的制造该器件的方法。该器件可以包括形成在半导体衬底上的绝缘膜，以及具有位线接触和凹槽形状的位线图形，位线形成在位线接触和部分位线图形上，并由绝缘膜围绕，位线帽盖层形成在位线图形内的位线和绝缘膜上，从绝缘膜突出。位线帽盖层的突出部分比位线的宽度宽。
具有柱型帽盖层半导体器件及其制造方法

[发明专利]一种半导体器件及其制造方法和电子设备-CN202010718703.3在审
发明人：郭炳容;杨涛;李俊峰;王文武 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-07-23 - 公布日： 2022-01-25 - 主分类号： H01L27/108 文献下载
摘要：本发明公开一种半导体器件及其制造方法和电子设备，涉及半导体技术领域，以解决刻蚀位线时会刻蚀帽层，使后续在位线周围形成的侧墙所占空间变大，散布变差，同时容易形成侧墙拖尾结构的问题。所述半导体器件包括：衬底，具有单元区域、外围区域以及位于单元区域和外围区域之间的隔断区域；帽层，帽层覆盖单元区域和隔断区域；位于单元区域的位线接触结构，位线接触结构贯穿帽层；位于单元区域的位线，位线形成在位线接触结构上；以及形成在位线接触结构与位线之间的侧墙成形控制层。
一种半导体器件及其制造方法电子设备

[发明专利]一种基于7T分裂式字线的多比特全数字存内计算单元-CN202310535080.X在审
发明人：乔树山;曹景楠;游恒;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2023-05-12 - 公布日： 2023-09-05 - 主分类号： G11C11/413 文献下载
摘要：该单元中每个SRAM单元包括两个反相器和三个N型晶体管，两个反相器交叉耦合，三个N型晶体管与两个反相器相连且分别连接在位线BL、位线BLB上以及从Q端连接在位线RBL上，连接在位线BL和位线BLB上的两个N型晶体管的栅极分别通过WL和SP/SN相与进行控制，从Q端连接在位线RBL上的N型晶体管通过SP、SN或非后和WL相与进行控制；与门阵列包括多个与门，多个与门的输入一端为IN信号，输入另一端连接位线RBL或位线BL或位线BLB；加法电路的输入和与门阵列的输出相连。
一种基于分裂式字线比特数字计算单元

[发明专利]半导体器件、以及包含该半导体器件的组件和系统-CN201210020862.1有效
发明人：桂祯涉;韩正民 -专利权人：海力士半导体有限公司
申请日： 2012-01-30 - 公布日： 2017-05-31 - 主分类号： H01L23/528 文献下载
摘要：在半导体器件中，位线触点与有源区的顶部表面和侧表面接触，从而增加了在位线触点和有源区之间的接触面积并且防止在位线触点中产生高电阻故障。
半导体器件以及包含组件系统

[发明专利]一种在位线结构中设置有传输门的SRAM及存取提升方法-CN202011469195.6在审
发明人：程旭;王传政;喻明艳;韩晓磊 -专利权人：北京北大众志微系统科技有限责任公司
申请日： 2020-12-14 - 公布日： 2021-03-30 - 主分类号： G06F3/06 文献下载
摘要：本发明提出一种在位线结构中设置有传输门的SRAM及存取提升方法，该SRAM包括：多个存储单元，组成存储阵列；每个个存储单元包括外围驱动电路，字线WL、锁存器，以及位线；所述位线包括位线BL、和位线其中，在位线的预定位置处插入一个双向传输门，以所述双向传输门为节点，将位线截为两段，使得靠近读出放大器一侧位线寄生RC降低，提升存取速度。
一种在位结构设置传输 sram 存取提升方法

[发明专利]存储器-CN200610009230.X有效
发明人：村山佳树;山田光一 -专利权人：三洋电机株式会社
申请日： 2006-02-14 - 公布日： 2006-08-23 - 主分类号： G11C7/00 文献下载
摘要：该存储器具备：连接在位线上，并保持数据的存储器单元；和基极连接在位线上的双极晶体管。而且，在数据的读出时，由双极晶体管来放大出现在位线上的与存储器单元的数据对应的电流，以读出数据。
存储器

[发明专利]半导体器件-CN202310118648.8在审
发明人：李基硕;尹灿植;金根楠 -专利权人：三星电子株式会社
申请日： 2023-02-03 - 公布日： 2023-08-08 - 主分类号： H10B12/00 文献下载
摘要：一种半导体器件包括包含有源区的衬底、字线结构、在衬底上的位线结构、以及配置为将有源区的第一杂质区与位线结构电连接的位线接触图案。该半导体器件包括在位线结构的侧壁上的存储节点接触，存储节点接触电连接到有源区的第二杂质区。该半导体器件包括在位线结构的侧壁上的间隔物结构，间隔物结构在位线接触图案的侧壁上，间隔物结构包括围绕下部的侧表面的下间隔物结构和设置在上部的侧表面上的上间隔物结构。
半导体器件

[发明专利]半导体器件及其制造方法-CN201010268580.4有效
发明人：郑文谟 -专利权人：海力士半导体有限公司
申请日： 2010-08-30 - 公布日： 2012-02-01 - 主分类号： H01L27/105 文献下载
摘要：本发明公开一种半导体器件及其制造方法，该半导体器件包括：半导体基板，其包括单元区域和外围区域；绝缘膜，其形成在单元区域的半导体基板的顶部上；位线触点孔，其包括使半导体基板露出的经刻蚀的绝缘膜；位线触点插塞，其埋入在位线触点孔中；以及位线，形成在位线触点插塞的顶部以具有与位线触点插塞的宽度相同的宽度。单元位线周围的绝缘膜的厚度被最小化，从而竖直地形成单元位线的剖面，从而改善了存储节点触点和有源区的覆盖裕量。
半导体器件及其制造方法

[发明专利]半导体器件及其制备方法-CN202011049179.1在审
发明人：孙玉乐 -专利权人：长鑫存储技术有限公司
申请日： 2020-09-29 - 公布日： 2022-04-12 - 主分类号： H01L21/8242 文献下载
摘要：该发明公开了一种半导体器件的及其制备方法，制备方法包括：提供衬底，衬底内形成有字线结构，位线支撑层包括第一氧化物层和第一氮化层，位线结构形成在第一氮化物层内，第一氧化物层形成在位线结构两侧且位于第一氮化物层内；图形化支撑结构以在位线支撑层内形成与位线结构对应的第一通孔；沿第一通孔刻蚀位线支撑层至预设高度，调节刻蚀参数和刻蚀气体对氧化物层和氮化物层的选择刻蚀比，并对位线支撑层继续刻蚀，直至暴露位线结构，以在位线结构的上方形成聚合物层，聚合物层形成在第一通孔的部分侧壁上且位于位线结构的两侧。所述制备方法能够控制并改善形成的位线接触点和字线接触点的外部轮廓。
半导体器件及其制备方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 94885 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top