|
|
钻瓜专利网为您找到相关结果 290个，建议您 升级VIP下载更多相关专利
- [发明专利]存储器器件-CN202210904250.2在审
-
高桥健介
-
铠侠股份有限公司
-
2022-07-29
-
2023-09-22
-
G11C8/08
- 本实施方式提供使存储器单元的特性提高的存储器器件。第一实施方式的存储器器件具备：第一导电体层以及第二导电体层，沿着与基板交叉的第一方向相互分离地排列；第一半导体膜，与第一导电体层沿着与第一方向交叉的第二方向分离地排列；第二半导体膜，与第二导电体层沿着第二方向分离地排列；第一电阻变化膜，相对于第一半导体膜设于第一导电体层的相反侧；第二电阻变化膜，相对于第二半导体膜设于第二导电体层的相反侧；第一导电体膜，具有与第一半导体膜以及第一电阻变化膜相接的第一端、以及与第二半导体膜以及第二电阻变化膜相接的第二端。
- 存储器器件
- [发明专利]半导体存储装置-CN202210778627.4在审
-
峯村洋一
-
铠侠股份有限公司
-
2022-06-30
-
2023-09-19
-
G11C8/08
- 本发明的实施方式提供一种能够提高读出动作或写入动作的性能的半导体存储装置。本发明的实施方式的半导体存储装置具备字线(WL)、绝缘层(SLT)、存储单元(MCa)及(MCb)、以及位线(BLa)及(BLb)。绝缘层(SLT)邻接于字线(WL)而设置。存储单元(MCa)与字线(WL)连接。存储单元(MCb)与字线(WL)连接，配置为比存储单元(MCa)距绝缘层(SLT)更远。位线(BLa)与存储单元(MCa)连接，位线(BLb)与存储单元(MCb)连接。在读出动作中，对位线(BLa)施加电压(VBLa)，对位线(BLb)施加比电压(VBLa)高的电压(VBLb)。
- 半导体存储装置
- [发明专利]存储器的检测方法-CN202210046881.5有效
-
楚西坤
-
长鑫存储技术有限公司
-
2022-01-14
-
2023-09-19
-
G11C8/08
- 本公开提供一种存储器的检测方法，涉及半导体技术领域，用于解决无法测试存储器预充电时间的技术问题，该存储器的检测方法先在第一对角线和第二对角线上写入第一存储数据，之后再写入第二存储数据，按照第一读取顺序读取位于第一对角线和第二对角线上的存储单元的存储数据，并在每读取一个存储单元的存储数据之前，缩短与该存储单元连接的位线和参考位线预充电时间，以增加该存储单元读取时出错的几率，若是该存储单元的存储数据与第一存储数据不同或者与第二存储数据不同，则证明出错时的第一预设时间为该存储器对应的行预充电时间的边界值，缩短了测试时间，此外，对角线周边为未知数据，拓宽了测试环境的设定范围，可对不同的存储器进行测试。
- 存储器检测方法
- [发明专利]一种面向存算阵列的高速高压字线驱动电路-CN202110165284.X有效
-
虞致国;王雨桐;顾晓峰
-
江南大学
-
2021-02-06
-
2023-09-08
-
G11C8/08
- 本发明公开了一种面向存算阵列的高速高压字线驱动电路，属于集成电路技术领域。所述高速高压字线驱动电路包括字线选通电路和高压控制电路，所述字线选通电路的电源连接高压控制电路的输出，所述字线选通电路的输出端输出转换后的信号；通过改变所述高压控制电路的输入信号，使其输出第一正高压、VDD、GND和第一负高压，高压控制电路的输出与电平控制电路的电压输入相连，并命名为VREA、VERA和VCTR，所述字线选通电路可以输出第一正高压或GND。本发明公开面向存算阵列的高速高压字线驱动电路具有良好对称性，在版图设计阶段可实现良好的匹配与n阱和p阱的复用，减少版图面积，适用于大规模存算阵列。
- 一种面向阵列高速高压驱动电路
- [发明专利]存储器及其操作方法-CN202110722171.5有效
-
郭路;陶伟;曹坚;陶媛;程泊轩
-
长江存储科技有限责任公司
-
2021-06-28
-
2023-08-08
-
G11C8/08
- 本发明实施例提供了一种存储器及其操作方法。其中，存储器包括：至少一个存储单元阵列块，其包括多层存储单元以及对应每层存储单元设置的字线层；字线驱动器，其与存储单元阵列块耦接；以及控制电路，用于控制字线驱动器；存储单元阵列块包括：相邻设置的第一存储单元阵列子块和第二存储单元阵列子块；以及子块配置区，其包括设置在第一存储单元阵列子块与第二存储单元阵列子块之间的K层存储单元层和相应的K层字线层，并且其用于控制选择第一存储单元阵列子块和第二存储单元阵列子块，其中K为大于或等于2的整数；通过子块配置区，使第一存储单元阵列子块的用于存储数据的存储单元层数等于第二存储单元阵列子块的用于存储数据的存储单元层数。
- 存储器及其操作方法
- [发明专利]存储器装置-CN202210093465.0在审
-
赖志强
-
华邦电子股份有限公司
-
2022-01-26
-
2023-08-04
-
G11C8/08
- 本发明提供了一种存储器装置，其耦接一存储器控制器，存储器装置包括一存储单元以及一存取电路。存储单元包括多个存储胞。每一存储胞耦接一字线。存取电路配置于存储器控制器与存储单元之间，并与存储器控制器及存储单元耦接。在一正常模式下，当存储器控制器发出一自动刷新指令时，存取电路对至少一字线所耦接的存储胞进行一刷新操作。在一待机模式下，存取电路每隔一特定时间，选择字线的一者，并根据所选择的字线的保持数据能力，决定是否对所选择的字线所耦接的存储胞进行刷新操作。在本发明中，存储器对数据保存能力较好的存储胞进行较少次的刷新操作，故可减少存储器于待机模式下的功耗。
- 存储器装置
- [发明专利]字线驱动电路、字线驱动方法和存储器-CN202210050699.7在审
-
楚西坤
-
长鑫存储技术有限公司
-
2022-01-17
-
2023-07-25
-
G11C8/08
- 本公开涉及半导体电路设计领域，特别涉及一种字线驱动电路、字线驱动方法和存储器，包括：驱动反相器，输入端用于接收字线控制信号，输出端用于输出字线驱动信号，字线驱动信号用于驱动至少一个子字线驱动器；子字线驱动器包括第一输入端、第二输入端、第三输入端和输出端；子字线驱动器，基于第一输入端输入的数据，将第二输入端输入的数据或第三输入端输入的数据同步至输出端；第一控制模块，输出端连接第二输入端，被配置为，基于第一控制信号上拉第一驱动信号；第二控制模块，输出端连接第二输入端，被配置为，基于第一控制信号下拉第一驱动信号，且对第一驱动信号的电压下拉速率满足预设值，以提高子字线驱动电路中PMOS的可靠性。
- 驱动电路方法存储器
|
