“乘加操作”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果4570459个，建议您升级VIP下载更多相关专利

[发明专利]一种存内计算电路及方法-CN202210766593.7在审
发明人：林龙扬;孔镇;李瑚淼;李毅达;周菲迟 -专利权人：南方科技大学
申请日： 2022-07-01 - 公布日： 2022-11-08 - 主分类号： G11C8/08 文献下载
摘要：，电路包括：n行n列设置的存储单元阵列；每列包括：若干并联的存储单元、数字‑时域脉冲信号转换器、充电单元、模数转换器与重置单元；存储单元为多比特阻变式存储单元；数字‑时域脉冲信号转换器用于将接收的输入操作数转换为时域脉冲信号并输出至存储单元；充电单元用于接收流过各个存储单元的电流进行充电以得到充电电压并输出至模数转换器；充电电压表示n个输入时域脉冲信号和n个存储单元电导值的乘加运算结果；模数转换器用于将乘加运算结果转换为数字码并输出；重置单元用于对充电单元的充电电压放电以重置运算周期
一种计算电路方法

[发明专利]加速深度神经网络算法的加速芯片的运算装置及方法-CN201610979814.3有效
发明人：李震;刘少礼;张士锦;罗韬;钱诚;陈云霁;陈天石 -专利权人：中国科学院计算技术研究所
申请日： 2016-11-08 - 公布日： 2018-12-04 - 主分类号： G06N3/06 文献下载
摘要：本发明提供一种加速深度神经网络算法的加速芯片的运算装置及方法，所述装置包括：向量加法处理器模块，进行向量的加法或减法、和/或深度神经网络算法中的池化层算法的向量化的运算；向量函数值运算器模块，深度神经网络算法中的非线性求值的向量化运算；向量乘加器模块，进行向量的乘加运算；所述三个模块执行可编程指令，互相交互以计算神经网络输出结果以及代表中间层之间神经元作用强度的突触权重变化量；所述三个模块中均设置有中间值存储区域，并对主存储器进行读取与写入操作。
加速深度神经网络算法芯片运算装置方法

[发明专利]加速深度神经网络算法的加速芯片的运算装置及方法-CN201510792463.0无效
发明人：李震;刘少礼;张士锦;罗韬;钱诚;陈云霁;陈天石 -专利权人：中国科学院计算技术研究所
申请日： 2015-11-17 - 公布日： 2016-04-13 - 主分类号： G06N3/06 文献下载
摘要：本发明提供一种加速深度神经网络算法的加速芯片的运算装置及方法，所述装置包括：向量加法处理器模块，进行向量的加法或减法、和/或深度神经网络算法中的pooling层算法的向量化的运算；向量函数值运算器模块，深度神经网络算法中的非线性求值的向量化运算；向量乘加器模块，进行向量的乘加运算；所述三个模块执行可编程指令，互相交互以计算神经网络的神经元值和网络输出结果、以及、代表输入层神经元对输出层神经元作用强度的突触权重变化量；所述三个模块中均设置有中间值存储区域，并对主存储器进行读取与写入操作
加速深度神经网络算法芯片运算装置方法

[实用新型]一种存内计算电路-CN202221696231.7有效
发明人：林龙扬;孔镇;李瑚淼;李毅达;周菲迟 -专利权人：南方科技大学
申请日： 2022-07-01 - 公布日： 2022-11-29 - 主分类号： G11C8/08 文献下载
摘要：，电路包括：n行n列设置的存储单元阵列；每列包括：若干并联的存储单元、数字‑时域脉冲信号转换器、充电单元、模数转换器与重置单元；存储单元为多比特阻变式存储单元；数字‑时域脉冲信号转换器用于将接收的输入操作数转换为时域脉冲信号并输出至存储单元；充电单元用于接收流过各个存储单元的电流进行充电以得到充电电压并输出至模数转换器；充电电压表示n个输入时域脉冲信号和n个存储单元电导值的乘加运算结果；模数转换器用于将乘加运算结果转换为数字码并输出；重置单元用于对充电单元的充电电压放电以重置运算周期
一种计算电路

[发明专利]车辆功能优化方法、装置及具有其的车辆-CN201811052146.5在审
发明人：杜娟 -专利权人：宝沃汽车（中国）有限公司
申请日： 2018-09-10 - 公布日： 2020-03-17 - 主分类号： G06F3/0484 文献下载
摘要：本发明公开了一种车辆功能优化方法、装置及具有其的车辆，其中，方法包括：采集驾乘人员的目标操作动作；根据目标操作动作识别对应的车载功能，以获取第一预设时长内目标操作动作的操作频率；以及在目标操作动作的操作频率大于第一预设阈值时，向驾乘人员推荐识别出的车载功能。该方法可以根据驾乘人员对车载功能的操作频率向驾乘人员推荐识别出的车载功能，有效提高车辆的实用性和适用性，提升驾乘人员的使用体验。
车辆功能优化方法装置具有

[发明专利]提高卷积神经网络计算效率的方法和装置-CN201710173124.3有效
发明人：方颉翔;胡睿;张铧铧 -专利权人：杭州海康威视数字技术股份有限公司
申请日： 2017-03-22 - 公布日： 2020-09-18 - 主分类号： G06N3/063 文献下载
摘要：本发明实施例提供了一种提高卷积神经网络计算效率的方法和装置，一种提高卷积神经网络计算效率的方法包括：对于检测模型的每一卷积层，根据输入特征图的分辨率和通道数、卷积系数的个数以及乘加单元中乘法器的个数，确定乘加单元在每个维度上乘法器的分配系数，对于检测模型的每一卷积层，根据每个维度上乘法器的分配系数，将卷积层的输入特征图的分辨率及通道数上的各数据，输入乘加单元中的各乘法器进行卷积运算，输出每一卷积层的输出特征图，其中，待检测图像的特征图作为检测模型第一卷积层的输入特征图
提高卷积神经网络计算效率方法装置

[发明专利]传输线阻抗测试装置和方法-CN201310431749.7无效
发明人：王康斌 -专利权人：鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司
申请日： 2013-09-22 - 公布日： 2015-03-25 - 主分类号： G01R27/02 文献下载
摘要：一种传输线阻抗测试装置，包括信号输入端、信号输出端、第一模数转换器、现场可编程门阵列单元及微控制单元，传输线的两端分别电性连接信号输入端和信号输出端，现场可编程门阵列单元包括波形发生器、第一傅立叶转换器及第一乘加器并将方波信号经由信号输入端和传输线传输到信号输出端，第一模数转换器采集信号输出端上的方波信号，并将采集到的方波信号转换成数字信号并发送给第一傅立叶转换器，第一傅立叶转换器将数字信号分离成谐波分量发送给第一乘加器，第一乘加器计算出谐波分量的功率值和频率值发送给微控制单元，微控制单元判断传输线的阻抗是否连续。
传输线阻抗测试装置方法

[发明专利]在分组数据上执行乘－加运算的装置-CN03120299.3无效
发明人： A·D·佩勒;M·米塔尔;L·M·曼内梅尔;B·艾坦;C·杜龙;小鹫英一;W·维特;D·C·林;A·宾达尔;S·A·费彻;T·H·贝 -专利权人：英特尔公司
申请日： 1996-08-07 - 公布日： 2004-11-24 - 主分类号： G06F7/00 文献下载
摘要：一个乘－加电路耦合在第一与第二存储区上。乘－加电路包含第一(810)、第二(811)、第三(812)及第四乘法器(813)，其中各乘法器接收一组对应的所述数据元素。乘－加电路还包含耦合在第一与第二乘法器(810，811)上的第一加法器(850)及耦合在第三与第四乘法器(812，813)上的第二加法器(851)。
分组数据执行运算装置

[发明专利]在分组数据上执行乘－加运算的装置-CN96197836.8无效
发明人： A·D·佩勒;M·米塔尔;L·M·曼内梅尔;B·艾坦;C·杜龙;小鹫英一;W·维特;D·C·林;A·宾达尔;S·A·费彻;T·H·贝 -专利权人：英特尔公司
申请日： 1996-08-07 - 公布日： 2003-05-07 - 主分类号： G06F7/00 文献下载
摘要：一个乘-加电路耦合在第一与第二存储区上。乘-加电路包含第一(810)、第二(811)、第三(812)及第四乘法器(813)，其中各乘法器接收一组对应的所述数据元素。乘-加电路还包含耦合在第一与第二乘法器(810，811)上的第一加法器(850)及耦合在第三与第四乘法器(812，813)上的第二加法器(851)。
分组数据执行运算装置

[发明专利]采用混合压缩两级流水乘加单元的数字信号处理器-CN200410015737.7无效
发明人：陈健;王田;徐如淏 -专利权人：上海汉芯半导体科技有限公司
申请日： 2004-01-09 - 公布日： 2004-12-22 - 主分类号： G06F7/52 文献下载
摘要：一种采用混合压缩两级流水乘加单元的数字信号处理器，在算术运算单元设计了两级流水线结构的乘加单元，基4改进的Booth编码单元以及3∶2压缩器和4∶2压缩器混合的压缩树单元构成第一级流水线，72位3∶2压缩器和本发明特别设计的乘加单元在时延降低的同时减少了芯片面积，提高了芯片的频率和性能，增加了芯片的性价比。
采用混合压缩两级流水单元数字信号处理器

[发明专利]在分组数据上执行乘－加运算的装置-CN200610002571.4无效
发明人： A·D·佩勒;M·米塔尔;L·M·曼内梅尔;B·艾坦;C·杜龙;小鹫英一;W·维特;D·C·林;A·宾达尔;S·A·费彻;T·H·贝 -专利权人：英特尔公司
申请日： 1996-08-07 - 公布日： 2006-07-12 - 主分类号： G06F9/302 文献下载
摘要：一个乘－加电路耦合在第一与第二存储区上。乘－加电路包含第一(810)、第二(811)、第三(812)及第四乘法器(813)，其中各乘法器接收一组对应的所述数据元素。乘－加电路还包含耦合在第一与第二乘法器(810，811)上的第一加法器(850)及耦合在第三与第四乘法器(812，813)上的第二加法器(851)。
分组数据执行运算装置

[实用新型]一种实现多复数乘加运算综合控制装置-CN201621391961.0有效
发明人：纪晓玲 -专利权人：榆林学院
申请日： 2016-12-19 - 公布日： 2017-07-11 - 主分类号： G05B19/042 文献下载
摘要：一种实现多复数乘加运算综合控制装置，它具有进行多复数运算控制的FPGA电路；主控器电路1，该电路是用微控制器做为控制器，该电路的输出端接FPGA电路的输入端；主控器电路2，该电路是用微处理器做为控制器，该电路的输出端接FPGA电路的输入端；通信电路，该电路是用来接收串行复数数据，该电路的输出端接FPGA电路的输入端；按键电路，该电路是用来选择控制器，该电路的输出端接FPGA电路的输入端；显示电路，显示复数乘加运算结果，该电路的输入端接FPGA电路的输出端；FPGA电路，该电路是用FPGA做为控制器,进行多复数乘加运算进行控制。
一种实现复数运算综合控制装置

[发明专利]一种时分复用光纤传感系统乘性噪声的抑制方法及其系统-CN201810268780.6有效
发明人：刘飞;张敏;何向阁;古利娟;易多 -专利权人：北京大学
申请日： 2018-03-29 - 公布日： 2020-06-26 - 主分类号： G01D5/353 文献下载
摘要：本发明公开了一种时分复用光纤传感系统乘性噪声的抑制方法及其系统。本发明采用两个探测器分别接收非干涉脉冲和干涉脉冲，利用时分复用光纤传感系统的非干涉脉冲，采用相除的方法，抑制传感器干涉脉冲中的乘性噪声；在保证系统非干涉脉的冲幅度足够、加性噪声低于乘性噪声的前提下，能够取得良好的噪声抑制效果
一种时分用光传感系统噪声抑制方法及其

[实用新型]可配置可扩展的流水线乘累加器-CN201420410052.1有效
发明人：胡凯;冯盛;万清;闫华;刘瑛 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2014-07-23 - 公布日： 2014-11-26 - 主分类号： G06F7/533 文献下载
摘要：本实用新型公开了一种可配置可扩展的流水线乘累加器，属于集成电路设计领域，该可配置可扩展的流水线乘累加器在结构设计中增加控制选择器，从而能够使得该可配置可扩展的流水线乘累加器能根据用户的应用要求，通过采取不同的配置方式实现乘、乘加、乘累加等运算功能，从而实现不同位宽的运算功能；同时，在结构设计中增加多个寄存器，实现了内部级联和流水结构，在整个的设计结构中采用反馈信号的电性连接，能够实现多个可配置可扩展的流水线乘累加器进行级联
配置扩展流水线累加器

[实用新型]VLSI用的智能卡模乘器结构-CN02243922.6无效
发明人： -专利权人：
申请日： 2002-07-31 - 公布日： 2003-08-13 - 主分类号： G06F7/552 文献下载
摘要：VLSI用的智能卡模乘器结构属于智能卡加、解密技术领域。其特征在于：它用了一种适合于VLSI实现的高并性度算法，它把原始的Montgomery模乘算法的3次大数乘分解为2s2+s次小数乘，s是r进制数的位数；该智能卡模乘器的VLSI结构是一种用32位乘法器来实现1024位模乘运算且数据通道采用三级并行流水结构的高基模乘器。与现有结构相比，它有效地降低了芯片面积和模乘的时钟数，从而可在智能卡中实现RSA算法的数字签名与认证。
vlsi 智能卡模乘器结构

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top