[发明专利]半导体存储器无效
| 申请号： | 95101903.1 | 申请日： | 1995-02-06 |
| 公开（公告）号： | CN1115101A | 公开（公告）日： | 1996-01-17 |
| 发明（设计）人： | 中村正行;松本哲郎;梶谷一彦 | 申请（专利权）人： | 株式会社日立制作所 |
| 主分类号： | G11C11/40 | 分类号： | G11C11/40;H01L27/10 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 王以平 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体存储器，其存储器阵列带有一1MOS型存储器单元矩阵，其高速存储器阵列带有一3MOS型存储器单元矩阵，其中X系统选取高速存储器阵列的操作由地址储存电路和地址比较器执行，前者储存分配给写/读字线的X地址，后者比较存储于前者的数据和X系统地址信号。当高速存储器阵列中有数据时从其中输出读出信号，当字线具有的数据与其相同时把储存存储器阵列中的位线放大信号传送到高速存储器阵列以刷新高速存储器阵列。 | ||
| 搜索关键词： | 半导体 存储器 | ||
【主权项】：
1.一种半导体存储器，包括：一个第一存储器阵列，其中，1MOS动态存储器单元分别设置在多个第一数据线和多个第一字线的交点处；一个第二存储器阵列，其中设置有动态存储器单元，它们各包括一个用来储存读至各第一数据线的数据的电容器、一个连接在该电容器和第一数据线之间的第一MOSFET(Q2)、一个带有接收该电容器所保持的电压的栅极的第二MOSFET(Q4)、一个串联连接到第二MOSFET的第三MOSFET(Q3)、一个连接于第一MOSFET栅极的第二字线(WW)以及一个连接于第三MOSFET栅极的第三字线(RW)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社日立制作所，未经株式会社日立制作所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/95101903.1/，转载请声明来源钻瓜专利网。
- 上一篇：聚脲凝胶组合物及其制品
- 下一篇：多阀式发动机的活塞顶面结构
- 同类专利
- 存储器的控制电路、伪静态随机存储器及其控制方法-202310943735.7
- 李乾男;杜利祥;李敏娜 - 西安紫光国芯半导体股份有限公司
- 2023-07-28 - 2023-10-27 - G11C11/406
- 本发明提供了一种存储器的控制电路、伪静态随机存储器及其控制方法。该存储器的控制电路包括：命令控制器，命令控制器用于判断是否同时接收到读/写指令与刷新指令；数据缓存器；连接命令控制器，响应于命令控制器判断同时接收到读/写指令与刷新指令，将读/写指令对应的待处理数据缓存在数据缓存器内，待刷新指令执行完成再执行读/写指令。上述，当读指令或写指令与刷新冲突时，延迟读指令与写指令的响应；先通过数据缓存器缓存写数据，先执行刷新操作，刷新完成后，再执行读指令或写指令，保证了刷新的及时执行避免刷新不及时引起的存储数据丢失，也保证能正确写入数据。
- 驱动电路及传输系统-202310687069.5
- 徐迪恺 - 长鑫存储技术有限公司
- 2023-06-09 - 2023-10-27 - G11C11/4063
- 本发明涉及一种驱动电路及传输系统。驱动电路包括：第一上拉驱动模块，包含多个第一上拉驱动器，用于根据上拉指示信号和驱动选择信号开启至少一个第一上拉驱动器，第一上拉驱动器用于生成具有预设电压的输出信号；上拉控制模块，用于根据上拉指示信号生成上拉控制信号；第二上拉驱动模块，与上拉控制模块连接，用于根据上拉控制信号开启或者关闭，并在开启时拉升输出信号的电压；升压模块，与上拉控制模块连接并与第二上拉驱动模块并联，用于根据上拉控制信号开启或者关闭，并在开启时拉升输出信号的电压；第二上拉驱动模块与升压模块的合并结构与第一上拉驱动器相同并受上拉控制信号控制。驱动电路不会影响到芯片性能。
- 存储器装置及其操作方法-202210781234.9
- 庄绍勋 - 环宇积体电路股份有限公司
- 2022-07-04 - 2023-10-27 - G11C11/40
- 本发明内容包含一种存储器装置。此存储器装置通过晶体管崩溃机制产生的熔丝特性存储数据位元。存储器装置包含多个存储晶体管及第一选择晶体管。多个存储晶体管分别用以存储多个数据位元。第一选择晶体管用以改变多个存储晶体管每一者的栅极的电阻值，以将多个数据位元分别写入多个存储晶体管，第一选择晶体管的第一端耦接多个存储晶体管的每一者。如此一来，操作所需的元件数量减少。此外，一种操作存储器装置的方法也在此揭露。
- 一种位线读取电路、存储器及电子设备-202210417231.7
- 殷士辉;景蔚亮;季秉武;卜思童;王正波;廖恒 - 华为技术有限公司
- 2022-04-20 - 2023-10-27 - G11C11/4091
- 本申请提供了一种位线读取电路、存储器及电子设备。其中，该位线读取电路中，位线与铁电存储单元相连，铁电存储单元包括n个铁电电容和晶体管；灵敏放大器和预充电电路均分别与位线和参考线连接，第一开关连接于灵敏放大器与预充电电路之间的位线上，第二开关连接于灵敏放大器与预充电电路之间的参考线上。在读写阶段时，灵敏放大器正常工作，第一开关使灵敏放大器与预充电电路之间的位线断开，第二开关使灵敏放大器与预充电电路之间的参考线断开，从而位线可以被预充电电路拉到与铁电存储单元中未选中的铁电电容相同的电压，这样未选中的铁电电容的两端的电压就相同，从而可以降低铁电电容处于“半选”状态的时间。
- 刷新计数器电路和方法、刷新计数器及存储器-201711004064.9
- 请求不公布姓名 - 长鑫存储技术有限公司
- 2017-10-24 - 2023-10-27 - G11C11/406
- 本发明提供一种刷新计数器电路，包括刷新地址模块，刷新地址模块为利用格雷码算法编码的产生地址码的格雷码刷新地址模块；还包括刷新时钟模块，用于产生芯片做一次刷新的时钟信号，并且用于产生芯片上电初始化启动信号，格雷码刷新地址模块接收刷新时钟模块传输的时钟信号；同步地址输出模块，接收刷新时钟模块的时钟信号和电初始化启动信号，并且接收和同步格雷码刷新地址模块产生的格雷码算法编码的地址信号；地址清零模块，接收刷新时钟模块的电初始化启动信号，并且用于接收地址信号并输出到格雷码刷新地址模块；本发明利用格雷码作为刷新计数器电路的编址，实现每次最少地址变化，减少组合逻辑的竞争冒险和故障，降低电流消耗。
- 非易失性存储器及存储系统-201811552726.0
- 山本健介;柳平康辅;渡边郁弥;尾崎正一 - 铠侠股份有限公司
- 2018-12-19 - 2023-10-27 - G11C11/40
- 本实施方式提供一种可抑制训练结果的设定所需的时间增加的非易失性存储器及存储系统。实施方式的非易失性存储器具备：存储单元阵列，包含第1存储区域及第2存储区域；输入输出电路，构成为可与存储器控制器通信；及控制电路。所述控制电路构成为，从所述存储器控制器收到第1指令时，执行与所述输入输出电路相关的第1训练动作，从所述存储器控制器收到第2指令时，将所述第1训练动作的第1结果存储到所述第1存储区域。
- 功率管理机制和具有所述功率管理机制的存储器件-202180001131.X
- 宋大植 - 长江存储科技有限责任公司
- 2021-03-31 - 2023-10-27 - G11C11/4074
- 一种用于具有存储管芯的存储器件的方法包括：在存储管芯中执行阵列操作的高功率部分，在存储管芯中结束高功率部分，在结束高功率部分之后生成寄存器信号，以及响应于获得寄存器信号，在存储管芯中开始一个或多个输入/输出(I/O)操作。
- 存储器刷新保持方法、电路以及存储器件、模组设备-202310939085.9
- 王小光;王嵩;廖宇杰 - 西安紫光国芯半导体股份有限公司
- 2023-07-28 - 2023-10-24 - G11C11/406
- 本发明公开一种存储器刷新保持方法、电路以及存储器件、模组设备，首先检测是否存在软复位请求；若检测存在软复位请求，则开启动态随机存储器的自刷新；并在软复位过程中。如此，通过对DRAM内部进行软复位请求检测，从而在DRAM进入软复位期间，触发片内自刷新，以保证软复位期间DRAM刷新不中断，DRAM内的数据也依旧可以有效保持，使得软复位重启后无需重新加载固件程序，从而提高片内系统运行效率。
- 一种铁电存储器的控制方法以及相关装置-202210333051.0
- 刘晓真;卜思童;方亦陈;谭万良;吕杭炳;许俊豪 - 华为技术有限公司
- 2022-03-31 - 2023-10-24 - G11C11/4074
- 本申请实施例提供了一种铁电存储器的控制方法以及相关装置，用于使得铁电存储器在写入与读取操作过程中稳定的进入铁电器件的部分翻转，从而提升铁电器件的耐久性能，同时可以有效地平衡铁电材料的正负应力平衡，从而减轻印迹效应。其具体操作如下：该铁电存储器的控制装置在写入操作的第一时间段内，将预充线的电压设置为第一电压并将浮栅的电压预充至第二电压，其中，该第一电压大于该第二电压，该第一电压减去该第二电压的差值用于导通该预充线上的晶体管；在该写入操作的第二时间段内，将该预充线的电压设置为0，并设置选中字线的电压为第三电压，该第三电压与该第二电压用于写入待写入数据。
- 具有自校正的数字缓冲器装置-202210361378.9
- 粘书瀚 - 晶豪科技股份有限公司
- 2022-04-07 - 2023-10-24 - G11C11/4093
- 具有自校正的数字缓冲器装置，其包括第一缓冲器电路、侦测电路和校正电路。第一缓冲器电路具有用于接收输入信号的缓冲器输入端及作为数字缓冲器装置的输出的缓冲器输出端。侦测电路包括至少一个第二缓冲器电路，用以接收至少一个参考信号并产生表示至少一个第二缓冲器电路的电路特性变异的至少一个侦测信号。至少一个第二缓冲器电路与第一缓冲器电路属于相同类型的缓冲器。校正电路具有用于接收输入信号的校正输入端和耦接于缓冲器输出端的校正输出端。校正电路用以根据输入信号与至少一个侦测信号来校正第一缓冲器电路以产生输出信号。
- 半导体存储器、刷新方法、控制方法和电子设备-202210369899.9
- 卢欢 - 长鑫存储技术有限公司
- 2022-04-08 - 2023-10-24 - G11C11/402
- 本公开实施例提供了一种半导体存储器、刷新方法、控制方法和电子设备，该半导体存储器包括主存储区域和标记存储区域，主存储区域中设置多个存储组，标记存储区域中设置多个标志位；其中，每一存储组与一个标志位具有对应关系，且标志位至少用于指示存储组中至少一个存储单元是否具有特定状态，特定状态包括被占用。这样，由于半导体存储器中新增了标记存储区域，通过标志位指示相应的存储组中是否存在被占用的存储单元，能够为半导体存储器的控制过程提供更多的信息，提高半导体存储器的控制效率，降低功耗。
- 半导体存储器、刷新方法和电子设备-202210370026.X
- 卢欢 - 长鑫存储技术有限公司
- 2022-04-08 - 2023-10-24 - G11C11/402
- 本公开实施例提供了一种半导体存储器、刷新方法和电子设备，该半导体存储器包括主存储区域和标记存储区域，主存储区域中设置多个存储行，标记存储区域中设置多个第一标志位；其中，每一存储行与一个第一标志位具有对应关系，且第一标志位用于指示存储行是否为行锤击事件的锤击行。这样，由于半导体存储器中新增了标记存储区域，通过第一标志位可以标记行锤击事件的锤击行，明确行锤击的攻击对象，能够提高行锤击事件的处置效果且节省功耗。
- 动态随机存取存储器和模组设备-202310939912.4
- 李涛;李森;付妮 - 西安紫光国芯半导体股份有限公司
- 2023-07-28 - 2023-10-24 - G11C11/4076
- 本公开提供了一种动态随机存取存储器和模组设备，其中存储器包括存储阵列和缓冲延时模组，所述缓冲延时模组连接在存储器控制器和所述存储阵列之间；所述缓冲延时模组被配置为：基于所述存储器控制器输出的第一操作命令序列，向所述存储阵列输出第二操作命令序列；其中，所述第一操作命令序列的时序与存储协议规定的设定命令时序不同，所述第二操作命令序列的时序与所述设定命令时序相同。该存储器能够在操作命令时序不断压缩的情况下，仍然能够正常地进行数据的读取、写入和保持。
- 一种铁电存储阵列、铁电存储器以及其操作方法-202210355106.8
- 贾秀峰;李昊;张敏;张恒;许俊豪 - 华为技术有限公司
- 2022-03-31 - 2023-10-24 - G11C11/4074
- 本申请提供了一种铁电存储阵列、铁电存储器以及其操作方法，用于减少SL数量，从而节省了版图面积和LBL上的寄生电容。该铁电存储阵列包括1T1C结构和gain cell；gain cell包括第一晶体管、第二晶体管和第三晶体管，1T1C结构包括第四晶体管和第一电容；第四晶体管的栅极与字线相连，其源漏极的第一端与第一电容的第一端相连，另一端通过区域位线与第三晶体管的栅极以及第一晶体管的源漏极的第三端相连，第一电容的第二端与板线相连；第一晶体管和第二晶体管的栅级与控制线相连，第一晶体管的源漏极的第四端和第二晶体管的源漏极的第五端通过全局位线相连，第二晶体管的源漏极的第六端与第三晶体管的源漏极的第七端相连，第三晶体管的源漏极的第八端与源线相连。
- 存储电路的控制方法-202210348627.0
- 汪瑛 - 长鑫存储技术有限公司
- 2022-04-01 - 2023-10-24 - G11C11/409
- 本公开实施例涉及半导体技术领域，提供一种存储电路的控制方法，包括：提供存储电路，存储电路包括多个特定存储单元，特定存储单元的一端耦接于位线，另一端耦接于电荷泵，记与电荷泵耦接的一端为测试端；控制测试端处于第一电位；选择至少一个特定存储单元为目标存储单元，剩余特定存储单元为背景存储单元，并在测试端处于第一电位的条件下对背景存储单元进行第一写入操作；在进行第一写入操作后，控制测试端处于第二电位，对目标存储单元进行第二写入操作，第二电位与第一电位不同；在进行第二写入操作后，控制测试端处于第一电位。本公开实施例至少有利于在保证目标存储单元中存储的电荷量处于预期值时，不影响背景存储单元中存储的电荷量。
- 半导体集成电路器件和数据比较方法-201811066311.2
- 山田弘道;山手章弘;汤山洋一 - 瑞萨电子株式会社
- 2018-09-13 - 2023-10-24 - G11C11/4063
- 本发明提供一种半导体集成电路器件和数据比较方法。在不使用CPU的情况下比较存储器空间上的数据，并且基于比较的次数和与比较条件一致的次数中的至少一个，在中断条件下产生中断。中断控制器将中断信号输出到第一CPU核心或第二CPU核心。DMAC将存储器空间上的数据传输到第一缓冲器和第二缓冲器中的至少一个。比较电路将第一缓冲器的数据与第二缓冲器的数据比较。条件一致频率计数器对比较电路中的比较与比较条件一致的次数进行计数。中断请求电路基于条件一致频率计数器的值和比较频率计数器的值中的至少一个，向中断控制器输出中断请求。
- 存储器芯片及其控制方法-202180091677.9
- 焦慧芳;周国名;应成伟 - 华为技术有限公司
- 2021-05-20 - 2023-10-20 - G11C11/401
- 提供了一种存储器芯片、电路组件、电子设备和用于控制存储器芯片的方法。存储器芯片(220‑11)包括复位引脚(204)、多个命令地址引脚(202)、存储器单元(240)和模式设置电路(230)。在复位引脚(204)接收到低电平时，进入复位模式。模式设置电路(230)根据在复位模式下多个命令地址引脚(202)接收到的电平图案，生成用于将存储器芯片(220‑11)设置为标准模式或是镜像模式的模式设置信号，并且在复位结束时，使得存储器芯片(220‑11)按照设置的模式操作。通过在复位期间使用多个命令地址引脚(202)接收到的电平图案来设置操作模式并且在复位结束之后使得存储器芯片(220‑11)按照设置的模式操作，可以节省原本在正常操作模式期间设置和维持操作模式的镜像引脚。因此，可以减少存储器芯片(220‑11)的引脚数量以使得存储器更小型化，或是将其留作他用以增强存储器芯片(220‑11)的性能。
- 一种存储器及补偿方法-202311170360.1
- 方原;陈敦仁;吕震宇;程晓恬 - 温州核芯智存科技有限公司
- 2023-09-12 - 2023-10-20 - G11C11/4074
- 本发明公开了一种存储器及补偿方法，涉及半导体技术领域。本发明包括补偿单元，包括控制模块，以及与所述控制模块连接的补偿模块，所述控制模块包括带有转换开关的灵敏放大器，所述补偿模块接入线性稳压器电源提供的补偿电压。本发明的有益效果：本方案在每个控制模块里面增加一个或者两个NMOS管器件的基础上可以同时解决电荷泵抬升漏电的问题以及存储器位线选择器TDDB使用寿命的问题，从而得以解决铁电存储器小尺寸的CMOS工艺兼容的问题，在不用增加特殊工艺的情况下存储器的性能还得以保证。
- 基于NOR Flash的距离计算装置及方法-202011644923.2
- 金西;吴奇哲;陶临风 - 中国科学技术大学
- 2020-12-31 - 2023-10-20 - G11C11/4074
- 一种基于NOR Flash的距离计算装置及方法，装置包括：基于NOR Flash的浮栅场效应晶体管，其上设有源极、漏极，控制栅极及浮置栅极。浮置栅极用于捕获电子并存储，通过改变浮置栅极中存储电子的数量以改变浮栅场效应晶体管的阈值电压；源极、漏极，控制栅极用于被施加不同的栅源电压及漏源电压以使浮栅场效应晶体管输出特性位于线性区或饱和区，通过测量线性区或饱和区对应的浮栅场效应晶体管的输出特性，以计算距离。浮栅场效应晶体管的控制栅极和浮置栅极配置有对应的偏置电压计算单元，偏置电压计算单元用于对栅源电压和/或阈值电压取偏置电压。该装置及方法可实现任意操作数的距离计算，且计算结构简单，功耗低及并行度高。
- 数据读写电路及其方法、存储器及其驱动方法、电子设备-202310480552.6
- 朱正勇;康卜文;赵超 - 北京超弦存储器研究院
- 2023-04-28 - 2023-10-20 - G11C11/401
- 本公开涉及一种数据读写电路及其方法、存储器及其驱动方法、电子设备，涉及存储技术领域，以提高数据读取的准确度。所述数据读写方法包括：在预充电阶段，数据信号线向第一晶体管提供第一参考电压，辅助信号线向第一晶体管和第二晶体管同时提供第一参考电压，电容器的第二电极施加第一写控制电压，第二晶体管导通，对存储节点进行预充电；其中，数据对应的最大数据电压与第一晶体管的阈值电压之和为基准电压，第一参考电压大于基准电压。在数据写入阶段，响应于写命令，辅助信号线浮置，数据信号线向第一晶体管提供数据电压，第一晶体管导通；存储节点放电至稳定状态，写入数据电压对应的数据。
- 存储器的写操作控制电路，控制方法及存储器-201810369114.1
- 请求不公布姓名 - 长鑫存储技术有限公司
- 2018-04-23 - 2023-10-20 - G11C11/4076
- 本发明实施例公开了一种存储器的写操作控制电路，控制方法及存储器。写操作控制电路，包括：控制信号产生电路，用于根据接收到的列地址写入延迟信号产生控制信号，以使针对一个所述列地址写入延迟信号产生一个对应的所述控制信号，所述列地址写入延迟信号所表示的二进制数与对应的所述控制信号所表示的二进制数之差为第一数值，每个所述列地址写入延迟信号对应一个预设值；以及列地址写入延迟电路，与所述控制信号产生电路连接以接收所述控制信号，用于接收第一写命令并根据所述控制信号将所述第一写命令延迟所述预设值个时钟周期得到第二写命令。同步动态随机存储器包括上述写控制电路。本发明对列地址写入延迟电路的时序控制逻辑较为简单。
- ZQ校准电路的驱动电路及驱动方法-201810524122.9
- 请求不公布姓名 - 长鑫存储技术有限公司
- 2018-05-28 - 2023-10-20 - G11C11/4078
- 本发明实施例公开了一种ZQ校准电路的驱动电路及驱动方法，ZQ校准电路用于对动态随机存取存储器的DQ端进行ZQ校准，包括：参考上拉电阻单元，与参考电阻在第一节点连接以向第一节点提供电压，用于确定参考上拉校准码；第一上拉电阻单元，与电源电压连接，第一上拉电阻单元接收参考上拉校准码，以确定第一上拉电阻单元的电阻；以及第一下拉电阻单元，接地，与第一上拉电阻单元在第二节点连接，以向第二节点提供电压，第一下拉电阻单元用于根据第一上拉电阻单元的电阻确定第一下拉校准码；第一上拉电阻单元和第一下拉电阻单元构成ZQ驱动模块，ZQ驱动模块与DQ端的驱动电路的布局相同，参考上拉电阻单元与第一上拉电阻单元的布局相同。
- 用于目标刷新操作的时序交错的设备和方法-201911220229.5
- J·S·雷赫迈耶 - 美光科技公司
- 2019-12-03 - 2023-10-20 - G11C11/402
- 本公开的实施例涉及用于目标刷新操作的时序交错的设备和方法。存储器管芯可能需要周期性地执行刷新操作，所述刷新操作可以是自动刷新操作或目标刷新操作。目标刷新操作可能比自动刷新操作消耗更少的电流。当将管芯聚集成一组(例如，存储器堆栈、存储器模块)时，可以使目标刷新操作的时序在不同管芯之间交错，以有助于减少消耗的峰值电流。目标刷新操作可以交错，使得当最大数量的管芯执行刷新操作时，所述管芯中的至少一个执行目标刷新操作而不是自动刷新操作。
- 用于基于存取的刷新时序的设备及方法-201911037853.1
- J·M·布朗;D·B·彭妮 - 美光科技公司
- 2019-10-29 - 2023-10-20 - G11C11/406
- 本申请案涉及用于基于存取的刷新时序的设备及方法。本发明的实施例涉及用于调度存储器装置中的目标刷新的设备及方法。存储器装置中的存储器单元可为易失性的且可需要作为自动刷新操作的一部分而被周期性地刷新。另外，特定行可经历较快降级，且可需要经受目标刷新操作，其中提供并刷新特定目标刷新地址。目标刷新操作需要发生的速率可基于存取存储器单元的速率。所述存储器装置可监视对所述存储器的组的存取，且可使用所述存取的计数来确定将刷新自动刷新地址还是目标刷新地址。
- 一种内容可寻址存储器-202222166453.4
- 耿志远;陈惕生 - 本征信息技术（苏州）有限公司
- 2022-08-18 - 2023-10-20 - G11C11/408
- 本实用新型提供了一种内容可寻址存储器。所述内容可寻址存储器包括写控制电路、存储单元阵列和寻址控制电路，其特征在于，所述存储单元阵列中的存储单元为锁存器，同一数据对应的多个所述存储单元组成存储单元字线，所述存储单元的写数据端口连接至所述存储单元字线的写数据端口的不同比特，所述存储单元的写有效端口连接至所述存储单元字线的写有效端口，所述存储单元的查找数据端口连接至所述存储单元字线的查找数据端口的不同比特，所述存储单元的读数据端口连接至所述存储单元字线的读数据端口的不同比特，所述存储单元的数据匹配端口连接至一与门的不同输入端口，所述与门的输出端口连接至所述存储单元字线的数据匹配端口。
- 半导体装置-202310279282.2
- 黑川义元;大下智;力丸英史 - 株式会社半导体能源研究所
- 2023-03-21 - 2023-10-17 - G11C11/40
- 提供一种新颖结构的半导体装置。该半导体装置包括存储层及驱动电路层。存储层层叠地设置在驱动电路层上，各存储层分别包括具有多个存储单元的存储单元阵列。存储单元利用写入字线、读出字线、写入位线及读出位线控制数据的写入或读出。驱动电路层包括驱动写入字线、读出字线、写入位线及读出位线的驱动电路部及运算电路部。驱动电路部包括用来控制每个设置在各层中的存储单元阵列的数据写入或读出的多个驱动电路。运算电路部使用通过驱动电路部读出的设置在各层中的存储单元阵列所保持的数据进行运算处理。
- 用于控制异构时钟信号延迟模式的存储系统、操作该存储系统的方法以及存储控制器-202310355758.6
- 吴台荣 - 三星电子株式会社
- 2023-04-04 - 2023-10-17 - G11C11/4076
- 一种存储系统，该存储系统控制多个时钟信号的延迟并输出读取数据和写入数据中的至少一种，该存储系统包括：存储控制器，被配置为从主机接收数据输出命令，生成用于输出数据的多个时钟信号，并控制多个时钟信号的延迟；以及输出单元，被配置为基于具有受控延迟的时钟信号来输出数据。
- 一种存储器的刷新方法、存储器、控制器及存储系统-202180094215.2
- 罗玉;冯辉宇;汪思君 - 华为技术有限公司
- 2021-02-25 - 2023-10-17 - G11C11/406
- 本申请公开了一种存储器的刷新方法、存储器、控制器及存储系统，在该存储器的刷新方法应用于控制器时，控制器用于控制存储器；存储器的存储区域包括至少一个库bank；根据存储区域中的至少一个bank的空闲状态，确定至少一个待刷新的目标bank；根据至少一个待刷新的目标bank，生成刷新指示信息并发送给所述存储器；刷新指示信息用于控制存储器刷新至少一个待刷新的目标bank。
- 半导体存储器装置和包括半导体存储器装置的存储器系统-202211609158.X
- 吴台荣 - 三星电子株式会社
- 2022-12-14 - 2023-10-17 - G11C11/401
- 公开了半导体存储器装置和包括半导体存储器装置的存储器系统。所述半导体存储器装置包括行锤击管理电路和刷新控制电路。行锤击管理电路对每个存储器单元行的访问次数进行计数，以将计数值作为计数数据存储在每个存储器单元行的计数单元中。行锤击管理电路中的锤击地址队列存储被密集访问的候选锤击地址；响应于候选锤击地址的数量达到第二数量，转变提供给存储器控制器的错误信号的逻辑电平，并且响应于候选锤击地址的数量达到第一数量，输出候选锤击地址中的一个作为锤击地址。刷新控制电路对物理上邻近于对应于锤击地址的存储器单元行的牺牲存储器单元行执行锤击刷新操作。
- 存储器数据刷新方法及其控制器、存储器-202011002960.3
- 邹武 - 长鑫存储技术有限公司
- 2020-09-22 - 2023-10-17 - G11C11/406
- 本发明提供一种存储器数据刷新方法及其控制器、存储器。该方法包括：根据所述控制器的运行状态确定所述存储器的数据行中的目标刷新行，所述目标刷新行包括至少一个数据行；若第一刷新间隔到期，且所述目标刷新行中包括第一保留行，则刷新所述目标刷新行中的所述第一保留行；所述第一保留行为所述存储器中数据存储时长小于预设时长的数据行；所述第一刷新间隔为所述第一保留行的刷新间隔。本发明的方法解决了现有技术中DRAM刷新过程中存在的能源损耗严重、数据存取延迟的问题。
- 专利分类
