“吴台荣”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果29个，建议您升级VIP下载更多相关专利

[发明专利]存储器系统、存储器系统的操作方法及电子装置-CN202310450699.0在审
发明人：严泳度;吴台荣;薛昊锡 -专利权人：三星电子株式会社
申请日： 2023-04-24 - 公布日： 2023-10-27 - 主分类号： G06F3/06 文献下载
摘要：提供了存储器系统、存储器系统的操作方法及电子装置。所述存储器系统包括：主机系统，包括存储器控制器，存储器控制器被配置为基于多个存储器列的目标信息或非目标信息来控制对所述多个存储器列的读取操作或写入操作；以及存储器装置，包括存储设备，存储设备被配置为存储存储器列的片上终结(ODT)信息。这里，存储器控制器还被配置为：确定将被读取或写入的目标列，并且将关于确定的目标列的信息发送到存储器装置，并且存储器装置还被配置为：执行对存储在存储设备中的存储器列的ODT信息与从存储器控制器接收的目标信息或非目标信息的比较，并且基于所述比较的结果并基于从存储器控制器接收的目标信息来更改目标列的ODT值。
存储器系统操作方法电子装置

[发明专利]半导体裸片、多芯片封装件和存储系统-CN202310271985.0在审
发明人： 吴台荣 -专利权人：三星电子株式会社
申请日： 2023-03-16 - 公布日： 2023-10-20 - 主分类号： G11C7/10 文献下载
摘要：提供了半导体裸片、多芯片封装件和存储系统。所述半导体裸片包括：第一引脚，所述第一引脚被配置为将第一片上端接(ODT)控制信号输出到第二半导体裸片，所述第二半导体裸片包括多个第二ODT电路，每个所述第二ODT电路具有对所述第一ODT控制信号作出响应的ODT；以及第二引脚，所述第二引脚被配置为接收从所述第二半导体裸片输出的第二ODT控制信号，所述半导体裸片包括多个第一ODT电路，每个所述第一ODT电路具有对所述第二ODT控制信号作出响应的ODT。
半导体芯片封装存储系统

[发明专利]用于控制异构时钟信号延迟模式的存储系统、操作该存储系统的方法以及存储控制器-CN202310355758.6在审
发明人： 吴台荣 -专利权人：三星电子株式会社
申请日： 2023-04-04 - 公布日： 2023-10-17 - 主分类号： G11C11/4076 文献下载
摘要：一种存储系统，该存储系统控制多个时钟信号的延迟并输出读取数据和写入数据中的至少一种，该存储系统包括：存储控制器，被配置为从主机接收数据输出命令，生成用于输出数据的多个时钟信号，并控制多个时钟信号的延迟；以及输出单元，被配置为基于具有受控延迟的时钟信号来输出数据。
用于控制时钟信号延迟模式存储系统操作方法以及存储控制器

[发明专利]执行写训练而无需读训练的半导体装置和存储器系统-CN202310359220.2在审
发明人： 吴台荣 -专利权人：三星电子株式会社
申请日： 2023-04-06 - 公布日： 2023-10-17 - 主分类号： G11C7/10 文献下载
摘要：提供了一种半导体装置。该半导体装置包括：具有第一数据输入/输出引脚、多个第二数据输入/输出引脚、以及被配置为从存储器控制器接收写时钟信号的写时钟信号引脚的输入/输出接口。第一数据输入/输出引脚被配置为在写训练操作期间从存储器控制器接收写训练数据，并且多个第二数据输入/输出引脚将写训练的结果值馈送至存储器控制器。这种写训练由半导体装置使用写时钟信号和写训练数据来执行。
执行训练无需半导体装置存储器系统

[发明专利]半导体存储器装置和包括半导体存储器装置的存储器系统-CN202211609158.X在审
发明人： 吴台荣 -专利权人：三星电子株式会社
申请日： 2022-12-14 - 公布日： 2023-10-17 - 主分类号： G11C11/401 文献下载
摘要：公开了半导体存储器装置和包括半导体存储器装置的存储器系统。所述半导体存储器装置包括行锤击管理电路和刷新控制电路。行锤击管理电路对每个存储器单元行的访问次数进行计数，以将计数值作为计数数据存储在每个存储器单元行的计数单元中。行锤击管理电路中的锤击地址队列存储被密集访问的候选锤击地址；响应于候选锤击地址的数量达到第二数量，转变提供给存储器控制器的错误信号的逻辑电平，并且响应于候选锤击地址的数量达到第一数量，输出候选锤击地址中的一个作为锤击地址。刷新控制电路对物理上邻近于对应于锤击地址的存储器单元行的牺牲存储器单元行执行锤击刷新操作。
半导体存储器装置包括系统

[发明专利]存储器件、存储器件和存储器控制器的操作方法-CN202310293745.0在审
发明人： 吴台荣 -专利权人：三星电子株式会社
申请日： 2023-03-23 - 公布日： 2023-09-26 - 主分类号： H03K5/00 文献下载
摘要：提供了一种存储器件、存储器件的操作方法以及存储器控制器的操作方法。操作存储器件的方法包括：从存储器控制器接收与时钟信号同步的操作命令，接收具有全速率频率的数据时钟信号和通过多个数据信号中的至少一个数据信号提供的同步模式。然后基于所述同步模式使用同步操作来使所述时钟信号和所述数据时钟信号同步。所述数据时钟信号可以在从所述操作命令被接收的时间点起经过第一延迟时间之后被接收。所述第一延迟时间是准备所述同步操作所必需的延迟时间。
存储器件存储器控制器操作方法

[发明专利]包括电压区域的存储器器件及其操作方法-CN201810794935.X有效
发明人：金荣华;吴台荣;张晋熏;赵硕进 -专利权人：三星电子株式会社
申请日： 2018-07-19 - 公布日： 2023-09-05 - 主分类号： G11C11/4074 文献下载
摘要：提供了具有多个电压区域的存储器器件及其操作方法。该存储器器件包括存储器单元阵列；包括数据处理块的数据通路区域，所述数据处理块在读取/写入操作期间从/向存储器单元阵列传输读取/写入数据；和包括控制块的控制信号通路区域，所述控制块在读取/写入操作期间控制数据处理块。数据通路区域根据存储器器件的操作模式选择性地接收第一高电源电压或第一低电源电压。控制信号通路区域接收第一高电源电压而不管操作模式。
包括电压区域存储器器件及其操作方法

[发明专利]包括动态电压和频率缩放开关的存储器件及其操作方法-CN201810801485.2有效
发明人：金荣华;吴台荣;张晋熏;河庆洙 -专利权人：三星电子株式会社
申请日： 2018-07-20 - 公布日： 2023-08-01 - 主分类号： G11C11/40 文献下载
摘要：一种存储器件，包括第一开关，用于切换第一电源电压并将第一电源电压传送到第一电源轨的公共节点。第二开关切换第二电源电压，并将第二电源电压传送到公共节点。在存储器件的初始驱动期间，控制逻辑生成用于控制第一开关的第一控制信号。屏蔽电路通过向第一开关提供通过屏蔽第一控制信号所获得的第一屏蔽控制信号，控制第一开关在该存储器件的初始驱动时段的至少部分时段中维持导通状态。
包括动态电压频率缩放开关存储器件及其操作方法

[发明专利]半导体存储器装置和操作方法-CN202211551013.9在审
发明人：金基兴;吴台荣;金惠兰;赵成龙;河庆洙 -专利权人：三星电子株式会社
申请日： 2022-12-05 - 公布日： 2023-06-13 - 主分类号： G11C29/42 文献下载
摘要：一种半导体存储器装置包括存储器单元阵列、行锤击管理电路和控制逻辑电路。存储器单元阵列包括多个存储器单元行。行锤击管理电路诸如响应于接收到激活命令，对每个存储器单元行的访问的次数进行计数，将计数值作为计数数据存储在每个存储器单元行的计数单元中，并且响应于第一命令，发起内部读‑更新‑写操作以读取计数数据，更新读取的计数数据，并将更新的计数数据写入计数单元中。控制逻辑电路可在比与正常写操作关联的第一写时间间隔小的第二写时间间隔期间执行内部写操作以将更新的计数数据写入计数单元中。
半导体存储器装置操作方法

[发明专利]半导体装置及操作和控制半导体装置的方法-CN201710718768.6有效
发明人：申丞濬;吴台荣 -专利权人：三星电子株式会社
申请日： 2017-08-21 - 公布日： 2023-06-09 - 主分类号： G11C7/12 文献下载
摘要：示例性实施例包括半导体装置及操作和控制半导体装置的方法。所述半导体装置包括：存储器单元阵列，包括连接在多条字线与多条位线之间的多个存储器单元；行解码器，用于接收行地址并选择与行地址对应的字线；列解码器，用于接收列地址并选择与列地址对应的位线；读出放大器，用于读取存储在连接到所选字线和所选位线的存储器单元中的数据；以及数据输出驱动器。所述方法包括：设定用于驱动器控制码的校准码，以控制数据输出驱动器的初始电流强度；并且在用于存储器单元阵列的读取或写入操作期间，改变校准码以改变驱动器控制码。
半导体装置操作控制方法

[发明专利]存储装置及其执行的时钟同步方法-CN201710890589.0有效
发明人：金惠兰;全成桓;吴台荣 -专利权人：三星电子株式会社
申请日： 2017-09-27 - 公布日： 2023-06-06 - 主分类号： G11C11/4076 文献下载
摘要：一种存储装置及其执行的时钟同步方法，可实现存储装置的时钟同步操作。存储装置包括：第一时钟接收器，被配置成接收第一时钟信号；第二时钟接收器，被配置成在输入数据或输出数据时接收第二时钟信号，其中第二时钟信号在前同步码周期中具有第一时钟频率、且在前同步码周期之后具有与第一时钟频率不同的第二时钟频率；命令解码器，被配置成接收与第一时钟信号同步的时钟同步命令并产生时钟同步信号，其中时钟同步信号是在前同步码周期期间产生；以及时钟同步电路，被配置成响应于第二时钟信号而产生多个分频时钟信号，在前同步码周期期间锁存时钟同步信号，并根据锁存的结果而选择性地提供多个分频时钟信号作为内部数据时钟信号。
存储装置及其执行时钟同步方法

[发明专利]执行命令总线训练的装置和方法-CN202110349616.X有效
发明人：金荣勋;金始弘;吴台荣;河庆洙 -专利权人：三星电子株式会社
申请日： 2018-11-21 - 公布日： 2022-05-31 - 主分类号： G11C7/22 文献下载
摘要：公开了执行命令总线训练的装置和方法。执行命令总线训练(CBT)操作的动态随机存取存储器(DRAM)装置包括：时钟端子，接收时钟信号；数据时钟端子，接收数据时钟信号；第一数据端子，接收第一数据信号；多个命令/地址端子，在CBT操作期间接收CBT图案，CBT图案包括多个命令/地址信号；多个第二数据端子，在CBT操作期间与所述多个命令/地址信号一一对应；CBT控制逻辑，在数据时钟信号的上升沿和下降沿之一确定第一数据信号的逻辑电平，当确定第一数据信号的第一逻辑电平时进入CBT模式；在时钟信号的上升沿和下降沿之一确定CBT图案的逻辑电平，通过所述多个第二数据端子输出确定的CBT图案；当确第一数据信号的第二逻辑电平时退出CBT模式。
执行命令总线训练装置方法

[发明专利]电子设备及改变其供电电压的方法-CN201710212492.4有效
发明人：杜粹然;吴台荣 -专利权人：三星电子株式会社
申请日： 2017-04-01 - 公布日： 2021-11-30 - 主分类号： G06F1/3287 文献下载
摘要：提供了电子设备及改变其供电电压的方法。所述电子设备包括电源管理装置和存储器装置，存储器装置包括被配置为响应于控制命令将第一电压和第二电压中的一者提供至内部电路的电源开关。电源管理装置被配置为产生第一电压、第二电压和控制命令，并且将第一电压、第二电压和控制命令提供至存储器装置。电源开关在第一电压的电平被改变时将第二电压提供至内部电路并且在第一电压的电平变化完成之后将第一电压提供至内部电路。
电子设备改变供电电压方法

[发明专利]用于支持命令总线训练模式的存储装置及操作其的方法-CN201811390156.X有效
发明人：金荣勋;金始弘;吴台荣;河庆洙 -专利权人：三星电子株式会社
申请日： 2018-11-21 - 公布日： 2021-04-13 - 主分类号： G11C7/22 文献下载
摘要：公开了一种用于支持命令总线训练模式的存储装置及操作其的方法。提供了一种用于支持命令总线训练(CBT)模式的存储装置及操作所述存储装置的方法。存储装置被配置为：响应于第一数据信号的逻辑电平而进入CBT模式或从CBT模式退出，其中，第一数据信号不包括在用于在CBT模式下输出CBT图案的与命令/地址信号一一对应的第二数据信号中。存储装置还被配置为在CBT模式下进行以下操作：根据由与第二数据信号相关联的端子接收的第二参考电压设置代码来改变参考电压值，将命令/地址信号或一对数据时钟信号终结到与存储在模式寄存器中的片上终结(ODT)代码设置相应的电阻值，并且关闭数据信号的ODT。
用于支持命令总线训练模式存储装置操作方法

[发明专利]半导体存储器件、存储器系统和操作存储器系统的方法-CN201610187228.5有效
发明人：杜粹然;吴台荣 -专利权人：三星电子株式会社
申请日： 2016-03-29 - 公布日： 2021-02-02 - 主分类号： G06F13/28 文献下载
摘要：公开了半导体存储器件、存储器系统和操作存储器系统的方法。如下提供一种操作存储器控制器、包括主存储器件和从存储器件的多个存储器件、将主存储器件耦合到从存储器件的后向通道总线和将存储器控制器耦合到多个存储器件的通道的方法。由存储器件从存储器控制器接收存储器命令。由主存储器件生成并且输出内部命令。由从存储器件接收内部命令。通过后向通道总线发送内部命令到从存储器件。
半导体存储器件存储器系统操作方法

1
2
下一页»
尾页
共 29 条