[发明专利]一种具有辅助栅结构的旁栅AlGaN/GaN异质结场效应晶体管及工作方法与应用在审
| 申请号： | 202210532091.8 | 申请日： | 2022-04-29 |
| 公开（公告）号： | CN116207161A | 公开（公告）日： | 2023-06-02 |
| 发明（设计）人： | 林兆军;周衡;吕元杰;刘阳 | 申请（专利权）人： | 山东大学 |
| 主分类号： | H01L29/80 | 分类号： | H01L29/80;H01L29/423 |
| 代理公司： | 济南金迪知识产权代理有限公司 37219 | 代理人： | 王楠 |
| 地址： | 250199 山*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种具有辅助栅结构的旁栅AlGaN/GaN异质结场效应晶体管及工作方法与应用，属于微电子研究技术领域，相对于具有辅助栅结构的开口栅AlGaN/GaN异质结场效应晶体管，本发明引入由一对不与沟道接触、对称分布在沟道两侧且形状相同的金属电极组成的旁栅，旁栅下面的二维电子气不参与导电，只有漏‑源沟道导通，使得本发明用作低功耗A类电压放大器时，输入电压信号可以从0V开始向负偏压变化。通过对旁栅和辅助栅施加不同偏压，可以获得不同的器件工作模式，使得本发明在电路中的应用更加灵活，更适合于日益复杂的集成电路领域。 | ||
| 搜索关键词： | 一种 具有 辅助 结构 algan gan 异质结 场效应 晶体管 工作 方法 应用 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于山东大学，未经山东大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210532091.8/，转载请声明来源钻瓜专利网。
- 上一篇：磁记录再现装置及磁记录再现方法
- 下一篇：印刷电路板和印刷电路板封装件
- 同类专利
- 一种具有p型冒层的半导体器件-202210163335.X
- 魏进;诺木琴 - 北京大学
- 2022-02-22 - 2023-09-01 - H01L29/80
- 本发明公开了一种具有p型冒层的半导体器件。所述半导体器件的p型冒层被分割为两个或更多个区域，这些p型冒层区域之间由介质层隔离。针对氮化物异质结场效应晶体管，通过将位于源漏极之间的p型冒层分隔为两个或更多个区域，离漏极最近的p型冒层区域会受到器件漏极电压的影响，但从离漏极第二近及更远的p型冒层区域起，受到器件漏极电压的影响就会明显减小，而由离漏极最近的p型冒层区域引起的器件的不稳定性被其他p型冒层区域所抵消，从而提高了器件的可靠性，改善了器件在电路中应用时的稳定性。
- 一种常关型二维氧化镓异质结场效应管场效应管及其制备方法-202310157616.9
- 冯欣;赵江涵;周弘;宁静;张苇杭;刘志宏;张进成;郝跃 - 西安电子科技大学广州研究院;西安电子科技大学
- 2023-02-23 - 2023-07-14 - H01L29/80
- 本发明公开了一种常关型二维氧化镓异质结场效应管及其制备方法，属于半导体器件领域。本发明主要解决目前氧化镓材料有效p型掺杂难、栅极漏电以及器件击穿电压低的问题，其自下而上包括：绝缘衬底、β‑Ga
- 一种具有辅助栅结构的旁栅AlGaN/GaN异质结场效应晶体管及工作方法与应用-202210532091.8
- 林兆军;周衡;吕元杰;刘阳 - 山东大学
- 2022-04-29 - 2023-06-02 - H01L29/80
- 本发明涉及一种具有辅助栅结构的旁栅AlGaN/GaN异质结场效应晶体管及工作方法与应用，属于微电子研究技术领域，相对于具有辅助栅结构的开口栅AlGaN/GaN异质结场效应晶体管，本发明引入由一对不与沟道接触、对称分布在沟道两侧且形状相同的金属电极组成的旁栅，旁栅下面的二维电子气不参与导电，只有漏‑源沟道导通，使得本发明用作低功耗A类电压放大器时，输入电压信号可以从0V开始向负偏压变化。通过对旁栅和辅助栅施加不同偏压，可以获得不同的器件工作模式，使得本发明在电路中的应用更加灵活，更适合于日益复杂的集成电路领域。
- 一种双栅结型场效应晶体管及其制备方法-202310126647.8
- 李京波;黎思娜;霍能杰;张洁莲 - 浙江芯科半导体有限公司
- 2023-02-10 - 2023-05-12 - H01L29/80
- 本申请公开了一种双栅结型场效应晶体管及其制备方法，晶体管包括依次堆叠的衬底、第一二维材料层、第二二维材料层、第三二维材料层、第四二维材料层以及电极。方法包括提供衬底，依次在衬底上方转移形成第一二维材料层WS
- 一种双栅结型场效应晶体管及其制备方法-202211301212.4
- 霍能杰;张凯;孙一鸣;李京波 - 华南师范大学
- 2022-10-24 - 2023-01-24 - H01L29/80
- 本发明涉及一种高性能的双栅结型场效应晶体管及其制备方法，在一优选实施例中，其包括二维Te和二维MoS
- 一种突变NN型结型场效应晶体管及其制备方法-202210088228.5
- 刘海生;刘兴强;段鑫沛;林均;于致铭;罗鹏飞 - 湖南大学
- 2022-01-25 - 2022-11-04 - H01L29/80
- 本发明涉及一种突变NN型结型场效应晶体管及其制备方法，包括硅衬底、第一N型半导体薄膜、第二N型半导体薄膜和金属电极；第一N型半导体薄膜为二维的二硫化钼薄膜，第二N型半导体薄膜为β型氧化镓薄膜；或第一N型半导体薄膜为β型氧化镓薄膜，第二N型半导体薄膜为二维的二硫化钼薄膜；第一N型半导体薄膜和第二N型半导体薄膜设于所述硅衬底上；第一N型半导体薄膜和第二N型半导体薄膜交叉设置；第一N型半导体薄膜和第二N型半导体薄膜相交位置形成突变NN型异质结；第一N型半导体薄膜和第二N型半导体薄膜的两端均设有金属电极；构成了适合应用于逻辑电路中且性能稳定的结型场效应晶体管。
- 半导体装置及其制造方法-201980097305.X
- 吉嗣晃治;仲村惠右;柳生荣治 - 三菱电机株式会社
- 2019-06-18 - 2022-01-14 - H01L29/80
- 本发明的目的在于提供具有高的散热性能的半导体装置。半导体装置(1001)具备：金刚石基板(23)，在上表面(109)形成有凹部(17)；氮化物半导体层(2、3)，形成于金刚石基板(23)的上表面(109)的凹部(17)的内部；以及电极(101、102、106)，形成于氮化物半导体层(2、3)上，氮化物半导体层(2、3)和电极(101、102、106)构成场效应晶体管，在金刚石基板(23)形成在厚度方向上贯通金刚石基板(23)而使源极电极(101)露出的源极通道孔(501)，该半导体装置还具备覆盖源极通道孔(501)的内壁和金刚石基板(23)的下表面的通道金属(502)。
- 一种片上三极管及其制造方法、集成电路-202010326347.0
- 魏贤龙;杨威 - 北京大学
- 2020-04-23 - 2021-10-26 - H01L29/80
- 本申请实施例提供了一种片上三极管及其制造方法、集成电路，其中片上三极管可以包括衬底上的电子源，电子源上方的栅极层，以及栅极层上方的阳极层，其中，栅极层中具有可以与电子源正对的栅极通道，栅极通道纵向贯穿栅极层，这样电子源产生的电子可以通过栅极通道发射到阳极层，控制栅极层的电压可以对通过栅极通道的电子的数量进行控制。由于片上三极管具有片上化的特征，可以采用微加工的方法制备，缩小了三极管的尺寸，降低了功耗，提高了集成度，降低了成本。
- 一种耐高压的结型场效应管-202023165361.1
- 吴金铭;葛柱;龙立俊;吴小红;瞿勇铣 - 东莞平晶微电子科技有限公司
- 2020-12-23 - 2021-07-16 - H01L29/80
- 本实用新型公开了一种耐高压的结型场效应管，包括卡接块、P型衬底、源极极片、栅极极片和漏极极片，所述P型衬底的下表面固定安装有上衬板，且上衬板的下表面固定安装有上轴承，所述上轴承的转动安装有转轴，所述转轴的一端对接安装有下轴承，所述下轴承的下表面固定安装有下衬板，所述P型衬底的外表面等间距设有卡接块，所述P型衬底的上表面贴服安装有小型石墨烯导热板。本实用新型通过在P型衬底的一端固定安装有栅极极片和漏极极片，且栅极极片和漏极极片的外表面等间距设有多晶硅场极板，通过多晶硅场极板的使用，能够在一定的情况上改善装置使用时的电荷分布，从而能使装置具有一定的耐高压的能力。
- 电子器件及其形成方法-202010967394.3
- 陈伟泽;M·格瑞斯伍尔德 - 半导体元件工业有限责任公司
- 2020-09-15 - 2021-04-16 - H01L29/80
- 本发明题为“电子器件及其形成方法”。本发明公开了一种电子器件。电子器件可以包括JFET，该JFET可以包括漏极接触区域、与该漏极接触区域间隔开的沟道区域以及与该沟道区域相邻的栅极区域。在一个实施方案中，该栅极区域包括相对较重掺杂部分和更靠近该漏极接触区域的相对较轻部分。在另一个实施方案中，栅极场电极可以延伸超过场隔离结构并覆盖在该JFET的沟道上面。在另一个实施方案中，具有相对较低掺杂物浓度的区域可以沿着导电路径的漏极侧，其中该区域位于两个其他更重掺杂区域之间。在另一实施方案中，可以使用交替的导电沟道区域和栅极区域来允许横向和竖直夹断该导电沟道区域。
- 具有结型栅AlGaN/GaN异质结的横向晶体管及其制作方法-201910440263.7
- 段宝兴;王彦东;孙李诚;杨银堂 - 西安电子科技大学
- 2019-05-24 - 2021-04-13 - H01L29/80
- 本发明提出了一种具有结型栅AlGaN/GaN异质结的横向晶体管及其制作方法。该横向晶体管中，外延层对应于栅极下方的区域通过离子注入形成P型区；靠近漏极一侧的外延层表面还通过异质外延形成AlGaN层与漏极相接，形成AlGaN/GaN异质结；栅极为结型栅，源极和漏极为欧姆接触。AlGaN/GaN异质结通过自发极化和压电极化效应在异质结界面处形成高密度二维电子气，从而使具有结型栅和AlGaN/GaN异质结的横向晶体管具有很低的导通电阻。氮化镓外延层与衬底之间的异质结优化了晶体管的纵向电场分布，提高了器件的击穿电压；同时，采用结型栅可以获得增强型器件。
- 碳化硅场效应晶体管-202010831043.X
- A·康斯坦丁欧夫 - 半导体元件工业有限责任公司
- 2020-08-18 - 2021-03-05 - H01L29/80
- 本公开涉及碳化硅场效应晶体管。在一般方面，一种碳化硅场效应晶体管可包括：第一导电类型的基板；设置在基板上的第一导电类型的漂移区；设置在漂移区中的第一导电类型的扩散层；设置在扩散层中的第二导电类型的主体区；以及设置在主体区中的第一导电类型的源极区。该碳化硅场效应晶体管还可包括：设置在源极区、主体区和扩散层上的第一导电类型的隔层；和设置在隔层中的第一导电类型的侧向沟道区。该碳化硅场效应晶体管还可包括栅极结构，该栅极结构包括：设置在侧向沟道区上的氮化铝层；和设置在氮化铝层上的第二导电类型的氮化铝镓层。
- 量子点量子比特装置的自适应编程-201980021852.X
- L·兰珀特;R·皮拉里塞蒂;N·K·托马斯;H·C·乔治;J·M·罗伯茨;D·J·米查拉克;R·考迪罗;Z·R·约斯科维茨;J·S·克拉克 - 英特尔公司
- 2019-05-21 - 2020-11-03 - H01L29/80
- 本公开的实施例提供了实现量子点量子比特装置的自适应编程的量子电路组合件。示例量子电路组合件包括：量子电路部件，所述量子电路部件包括量子点量子比特装置；以及耦合到量子电路部件的控制逻辑。控制逻辑配置成通过迭代以下序列来自适应地对量子点量子比特装置进行编程：将一个或多个信号施加到量子点量子比特装置，确定量子点量子比特装置的至少一个量子比特的状态，以及使用所确定的状态来修改在下一迭代中要施加到量子点量子比特装置的信号。以这种方式，可以微调信号，以实现量子点量子比特装置中的（一个或多个）量子比特被设置成期望状态的更高概率。
- 一种GaN纵向逆导结场效应管-202010180348.9
- 周琦;魏鹏程;董志文;马骁勇;熊娓;杨秀;刘熙;陈万军;张波 - 电子科技大学
- 2020-03-16 - 2020-06-26 - H01L29/80
- 本发明属于功率半导体技术领域，涉及GaN纵向逆导结场效应管。本发明利用器件顶层两个背靠背的PN结形成JFET结构来控制沟道的开启和关断。肖特基金属和欧姆金属分别淀积在相邻两个JFET区上形成源极，利用源极肖特基金属形成逆导二极管的阳极，漏极金属为逆导二极管的阴极。通过适当的控制欧姆接触JFET区的沟道宽度和PN结的掺杂浓度可以实现对器件阈值电压的控制。本发明的有益效果为，在正向开关工作状态下，具有阈值电压可调，导通电阻低、饱和电流大、关态耐压高和低功耗等优点；在逆导工作状态下，具有开启电压低、导通电阻低，反向耐压大和低功耗等优点。
- 用于具有经级联RESURF植入部及双缓冲器的LDMOS装置的方法及设备-201580042187.4
- 蔡军 - 德州仪器公司
- 2015-08-07 - 2020-06-05 - H01L29/80
- 在所描述实例中，一种LDMOS装置(1200)包含：至少一个漂移区域(1222)，其安置于半导体衬底(1210)的一部分中；至少一个隔离结构(1252)，其位于所述半导体衬底(1210)的表面处；D阱区域，其邻近所述至少一个漂移区域(1222)的一部分而定位，且所述漂移区域(1222)与所述D阱区域的相交点形成第一导电性类型与第二导电性类型之间的结(1226)；栅极结构(1282)，其安置于所述半导体衬底(1210)上方；源极触点区域(S)，其安置于所述D阱区域的表面上；漏极触点区域(D)，其邻近所述隔离结构(1252)而安置；及双缓冲器区域，其包含：第一隐埋式层(1228)，其位于所述D阱区域及所述漂移区域(1222)下面且被掺杂成所述第二导电性类型；及第二高电压深扩散层(1218)，其位于所述第一隐埋式层(1228)下面且被掺杂成所述第一导电性类型。
- 半导体器件-201510060876.X
- 中山达峰;宫本广信;冈本康宏;三浦喜直;井上隆 - 瑞萨电子株式会社
- 2015-02-05 - 2019-10-15 - H01L29/80
- 本发明涉及半导体器件。改进了半导体器件的特性。该半导体器件被构造成在形成在衬底上方的n+层、n型层、p型层、沟道层和阻挡层之中提供穿透阻挡层并且到达沟道层的中间部分的沟槽、布置在通过栅绝缘膜的凹槽内的栅电极、形成在栅电极两侧中的阻挡层上方的源电极和漏电极。n型层和漏电极通过到达n+层的连接部彼此电连接。p型层和源电极通过到达p型层的连接部彼此电连接。包括p型层和n型层的二极管设置在源电极和漏电极之间，从而防止因雪崩击穿而造成元件破裂。
- 半导体装置及其制造方法-201711156797.4
- 陈柏安;许健;席德·内亚兹·依曼;杨明哲;李颖华 - 新唐科技股份有限公司
- 2017-11-20 - 2019-03-05 - H01L29/80
- 本发明实施例提供一种半导体装置，包含半导体基底，具有第一导电类型，深井区设置于半导体基底内，具有与第一导电类型相反的第二导电类型，第一井区设置于半导体基底内且具有第二导电类型，其中第一井区位于深井区上方，且第一井区的一部分邻接深井区，第一掺杂区、第二掺杂区和第三掺杂区设置于第一井区内，其中第一和三掺杂区具有第二导电类型，且第二掺杂区具有第一导电类型，以及顶层设置于第一井区内且具有第一导电类型，其中顶层位于第一和二掺杂区之间，且顶层与第二掺杂区之间相隔一距离，其中前述之距离与半导体装置的夹止电压具有正向的线性关系。
- 基于铌镁酸铅钛酸铅单晶的半导体铁电场效应异质结构及其制备方法和应用-201610216788.9
- 郑仁奎;陈蕾;李效民 - 中国科学院上海硅酸盐研究所
- 2016-04-08 - 2019-01-08 - H01L29/80
- 本发明涉及基于铌镁酸铅钛酸铅单晶的半导体铁电场效应异质结构及其制备方法和应用，所述半导体铁电场效应异质结构包括以铌镁酸铅钛酸铅铁电单晶作为衬底和以形成于所述衬底上的二氧化钛半导体薄膜作为沟道，所述二氧化钛半导体薄膜的化学通式为TiO2‑δ，其中0≤δ≤0.2，优选为0≤δ≤0.1。本发明以具有氧缺陷的纯相二氧化钛薄膜TiO2‑δ为沟道，相较于过渡金属离子掺杂的氧化物半导体薄膜有效地简化了制备过程与制备条件，同时避免了薄膜成分不均匀等不利因素，为铁电场效应异质结构的进一步应用节约了成本。
- 半导体装置的制造方法及半导体装置-201410102742.5
- 笼利康明;新井耕一;横山夏树;清水悠佳 - 瑞萨电子株式会社
- 2014-03-19 - 2018-10-19 - H01L29/80
- 一种半导体装置的制造方法及半导体装置，以较高的成品率制造高性能的结FET。该方法包括如下工序：（a）在形成于n+型SiC基板的上部的n‑型漂移层的表面形成n+型源极层；（b）在（a）工序之后，将在n‑型漂移层的上部形成的氧化硅膜（21）作为掩模，对n‑型漂移层的表面进行蚀刻，由此形成按照预定的间隔配置的多个浅槽；（c）在（b）工序之后，使用垂直离子注入法在多个浅槽各自的下部的n‑型漂移层中掺杂氮，由此形成n型反掺杂层；（d）在（c）工序之后，在氧化硅膜及浅槽各自的侧壁形成侧阱间隔物；（e）在（d）工序之后，使用垂直离子注入法在多个浅槽各自的下部的n‑型漂移层中掺杂铝，由此形成p型栅极层。
- 电荷补偿耐压结构垂直氮化镓基异质结场效应管-201510410936.6
- 杜江锋;刘东;白智元;潘沛霖;于奇 - 电子科技大学
- 2015-07-14 - 2018-06-15 - H01L29/80
- 本发明公开了电荷补偿耐压结构垂直氮化镓基异质结场效应管，该器件特别之处在于还包括位于势垒层、沟道层、电流阻挡层及n‑GaN缓冲层外侧的电荷补偿绝缘层，并且在电荷补偿绝缘层与势垒层、沟道层、电流阻挡层及n‑GaN缓冲层界面处存在高密度的固定电荷；电荷补偿绝缘层由绝缘电介质构成。由于电荷补偿绝缘层与n‑GaN缓冲层界面处存在高密度的固定电荷，耐压时该界面负电荷可使得靠近的n‑GaN缓冲层反型，形成的p+柱将消耗n‑GaN缓冲层中的电子，使得缓冲层形成p+n超结结构并被完全耗尽，充分优化后缓冲层中的电场在垂直方向可保持3MV/cm基本不变，器件击穿电压达到GaN材料耐压极限。 1
- 半导体器件-201710909191.7
- 三浦喜直;宫本广信 - 瑞萨电子株式会社
- 2017-09-29 - 2018-04-06 - H01L29/80
- 本发明涉及半导体器件。所述半导体器件包括形成在衬底上的沟道层，形成在沟道层上的阻挡层以及栅电极。第二栅电极部经由栅绝缘膜形成在栅电极上。通过以此方式提供由栅电极，栅绝缘膜以及第二栅电极构造的MIM部，变得能使施加至MISFET的第二栅电极的表观阈值电压高于施加至栅电极的原始阈值电压，以形成栅电极之下的沟道。
- 用于非易失性存储器的高电压架构-201680004568.8
- 波格丹·乔盖斯库;加里·莫斯卡鲁克;维贾伊·拉加万;伊葛·葛兹尼索夫 - 赛普拉斯半导体公司
- 2016-01-22 - 2017-08-29 - H01L29/80
- 公开了一种在擦除操作期间擦除存储器设备的非易失性存储器(NVM)单元的方法。擦除包括将第一HV信号(VPOS)应用于共源极线(CSL)。在NVM单元的扇区的NVM单元之间共用CSL。第一HV信号高于电源的最高电压。擦除还包括将第一HV信号应用于局部位线(BL)。
- 半导体器件及其制造方法-201610587483.9
- 中山达峰;宫本宏信;增本一郎;三宅慎一;川口宏 - 瑞萨电子株式会社
- 2016-07-22 - 2017-02-22 - H01L29/80
- 本发明改进了半导体器件的特性。半导体器件具有包含杂质的电位固定层和栅极电极。漏极电极和源极电极形成在栅极电极的相对侧。中间层绝缘膜形成在栅极电极和漏极电极之间及栅极电极和源极电极之间。漏极电极之下电位固定层部分中的去激活元素浓度高于源极电极之下电位固定层部分中的去激活元素浓度。栅极电极和漏极电极之间的中间层绝缘膜部分的膜厚度不同于栅极电极和源极电极之间的中间层绝缘膜部分的膜厚度。
- 一种具有不饱和特性的肖特基晶体管及其制备方法-201610847794.4
- 杨建红;陈健;肖彤;庞正鹏;王欣;谌文杰 - 兰州大学
- 2016-09-23 - 2016-12-07 - H01L29/80
- 本发明公开一种具有不饱和特性的肖特基晶体管及其制备方法。本发明的器件由漏极以及设置于漏极上的N+掺杂的低阻单晶衬底，位于N+掺杂的低阻单晶衬底上的N‑掺杂的高阻外延层、位于N‑掺杂的高阻外延层表面的两个P+掺杂的界面栅区，两个分别位于P+掺杂的界面栅区上的栅电极，和两个栅电极之间位于N‑掺杂高阻外延层表面的源电极构成。本器件是一种单极性工作模式的器件，且具有不饱和的类三极管的I‑V特性，器件的失真度小，抗干扰性能好，对于静电感应晶体管的简化和肖特基二极管的改进具有重要的意义。
- 半导体装置-201410453135.3
- 矶部康裕;杉山直治 - 株式会社东芝
- 2014-09-05 - 2015-09-16 - H01L29/80
- 本发明提供一种具有蓄积有压缩应力的GaN的半导体装置。实施方式的半导体装置包含GaN层、及AlXGa1-XN层；所述AlXGa1-XN层与所述GaN层接触地设于所述GaN层上，且含有C，其中0≤X＜1。
- 隔离型高耐压场效应管-201310753318.2
- 苏庆;苗彬彬;金锋 - 上海华虹宏力半导体制造有限公司
- 2013-12-31 - 2015-07-01 - H01L29/80
- 本发明公开了一种具有电流采样功能的隔离型高耐压场效应管，包括结构相同的一个采样管和至少一个被采样管，采样管在被采样管多指状阵列结构周边的源区处分离形成，采样管和被采样管共用漏区和多晶硅场栅极，采样管源区和被采样管源区之间在靠近多晶硅栅极的位置具有高耐压缓冲区，高耐压缓冲区由硅基板P型衬底组成，高耐压缓冲区横跨多晶硅栅极，将采样管和被采样管的源区、衬底P型阱、P型掺杂区隔离；多晶硅栅极横跨采样管和被采样管的源区、衬底P型阱以及源区的N型漂移区。本发明在保持采样管和被采样管的高耐压前提下能减小集成面积，增大被采样管的有效面积，能增大器件的采样比。
- 带有很高的衬底-栅极击穿和嵌入式雪崩箝位二极管的横向超级结器件-201310377546.4
- 马督儿·博德;管灵鹏;安荷·叭剌;哈姆扎·依玛兹 - 万国半导体股份有限公司
- 2010-11-29 - 2014-05-14 - H01L29/80
- 本发明公开了一种带有很高的衬底-栅极击穿和嵌入式雪崩箝位二极管的横向超级结器件，在位于N+衬底上的P-外延层上方，通过堆积式交替的P型和N型半导体层，构成一个横向超级结JFET。N+漏极立柱向下延伸，穿过超级结结构和P-外延层，连接到N+衬底，从而构成一个底部漏极器件。N+源极立柱和P+栅极立柱穿过超级结延伸，但是在P-外延层终止。从底部P+栅极立柱开始，穿过P-外延层，到N+漏极衬底，形成一个栅极-漏极雪崩箝位二极管。
- 氮化物半导体元件的制造方法-201180065914.0
- 斋藤雄;冈田政也;上野昌纪;木山诚 - 住友电气工业株式会社
- 2011-08-24 - 2013-09-25 - H01L29/80
- 异质结场效应晶体管(1)的制造方法具备如下工序：在支撑基板(10)上外延生长漂移层(20a)的工序；使用氢气作为载气，在1000℃以上的温度下，在漂移层(20a)上外延生长作为p型半导体层的电流阻挡层(20b)的工序；以及使用从由氮气、氩气、氦气及氖气构成的群中选择的至少一种气体作为载气，在电流阻挡层(20b)上外延生长接触层(20c)的工序。由此，抑制了电流阻挡层(20b)的受主浓度不足，因此能够降低漏极泄漏电流，能够抑制夹断特性的下降。
- 半导体器件及其制造方法-201180052281.X
- 斋藤雄;冈田政也;上野昌纪;木山诚 - 住友电气工业株式会社
- 2011-07-06 - 2013-07-17 - H01L29/80
- 提供一种半导体器件以及用于制造该半导体器件的方法，其中在晶体管操作时，在获得极好纵向击穿电压的情况下，能够抑制漏极泄漏电流。该半导体器件特征在于被提供有：开口（28），其从n+接触层（8）经由p型势垒层（6）到达n型漂移层（4）；再生长层（27），其被定位为覆盖p型势垒层（6）等，该再生长层（27）包括未掺杂的GaN沟道层（22）和载流子供应层（26）；绝缘膜（9），其被定位为覆盖再生长层（27）；和栅电极（G），其位于绝缘膜（9）上。该半导体器件特征还在于，在p型势垒层中Mg浓度A（cm-3）和氢浓度B（cm-3）满足式（1）：0.1＜B/A＜0.9。
- 半导体器件及其制造方法-201180054944.1
- 冈田政也;木山诚;斋藤雄;八重樫诚司;横山满德;井上和孝 - 住友电气工业株式会社
- 2011-10-17 - 2013-07-17 - H01L29/80
- 本发明的目的是提高设置有开口部并且通过二维电子气在所述开口部中具有沟道的垂直型半导体器件的击穿电压特性。GaN基堆叠层（15）特征在于其具有n-型GaN基漂移层（4）/p型GaN基势垒层（6）/n+型GaN基接触层（7）。开口部（28）从表面层延伸进入n-型GaN基漂移层（4）；再生长层（27），其定位为使得覆盖开口部的壁表面和底部，并且包括电子漂移层（22）和电子源层（26）；源电极（S），其定位在开口部周围；栅电极（G），其位于开口部中的再生长层上；和底部绝缘层（37），其位于开口部的底部。
- 专利分类
