[发明专利]集成时钟门控调节方法、系统及电路在审
| 申请号： | 202210283503.9 | 申请日： | 2022-03-22 |
| 公开（公告）号： | CN114629473A | 公开（公告）日： | 2022-06-14 |
| 发明（设计）人： | 刘玉琰;赵胜华;霍津哲 | 申请（专利权）人： | 上海安路信息科技股份有限公司 |
| 主分类号： | H03K5/14 | 分类号： | H03K5/14 |
| 代理公司： | 上海恒锐佳知识产权代理事务所(普通合伙) 31286 | 代理人： | 黄海霞 |
| 地址： | 200434 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种集成时钟门控调节方法，包括获取集成时钟门控单元输出至所述集成时钟门控单元扇出器件的时钟延时，将所述集成时钟门控单元的使能端信号延迟所述时钟延时，以完成集成时钟门控调节，根据时钟延时延迟所述集成时钟门控单元的使能端信号，进而降低了所述集成时钟门控单元的时序收敛难度。本发明还公开了一种集成时钟门控调节系统和集成时钟门控电路。 | ||
| 搜索关键词： | 集成 时钟 门控 调节 方法 系统 电路 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海安路信息科技股份有限公司，未经上海安路信息科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210283503.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种基于MMIC的延时线电路及其调试方法-202310174279.4
- 高显;侯伦;刘帅;武世英;郭丰强;刘海峰;苏辰飞;梁家铖;刘方罡;王杰;高晓冲;李帅;苏鹏生;李艳玲;胡占祥 - 中国电子科技集团公司第十三研究所
- 2023-02-28 - 2023-06-23 - H03K5/14
- 本发明提供一种基于MMIC的延时线电路及其调试方法。该延时线电路包括：多个依次串联的延时模块；每个延时模块包括第一单刀双掷开关、参考支路、延时支路和第二单刀双掷开关；每个延时模块还包括多个沿延时支路分布的延时调整单元，其中，各延时调整单元上设有第一焊盘；延时支路上设有第二焊盘，其中，第二焊盘用于在调试延时线电路时，基于实测延时量与设计值的差异，通过金丝键合与相应数量的延时调整单元的第一焊盘连接。本发明能够通过切换各参考支路、延时支路的开关组合状态，实现多位延时量。同时延时支路可在调试时通过金丝键合连接一定数量的延时调整单元消除相位误差，减少了多位延时线电路相位误差波动、提高了整体延时精度。
- 一种小面积全数字可编程延迟电路-202211684225.4
- 刘亚东;庄志青;胡红明 - 灿芯半导体（上海）股份有限公司
- 2022-12-27 - 2023-05-30 - H03K5/14
- 本发明公开了一种小面积全数字可编程延迟电路，属于延时电路技术领域，包含一条延时线，所述延时线由多个结构相同的延时单元组成，多个结构延时单元之间依次级联，每个延时单元均设有TR接口、in接口、pass接口、ret接口和out接口；本发明采用全数字电路实现延迟电路，只需要数字方式的布局布线，就可以移植到另外一个制程，只采用一个反相器和3个异或门搭建一个延迟单元，具有低功耗，面积小，方便控制等特点，可以广泛的应用于DDR，ONFI，eMMC，SDIO，PSRAM，QDR，RLDRAM物理层的电路设计之中。
- 基于延迟时间以实现电路ZVS的方法及系统-201611181480.1
- 池上洋;尼古拉斯·巴锡尔;伊山·夏;李映芳;郭千红 - 赫高餐饮设备(苏州)有限公司
- 2016-12-20 - 2023-04-07 - H03K5/14
- 本发明提供了基于延迟时间以实现电路ZVS的方法及系统，包括：对单管感应加热主电路和单管感应加热自激振荡电路进行分析，使单管感应加热自激振荡电路在开通点增加延迟时间，当延迟时间满足第一预设条件时，根据第一预设条件和绝缘栅双极型晶体管IGBT的开通条件，使延迟时间满足第二预设条件，其中，第一预设条件包括第一阈值时间Δt和第二阈值时间t
- 一种宽输入范围的时间放大器-202211581604.0
- 张明 - 江苏润石科技有限公司
- 2022-12-08 - 2023-03-31 - H03K5/14
- 本发明公开了一种宽输入范围的时间放大器，涉及模拟集成电路技术领域，通过时间放大延迟线、时间补偿延迟线以及脉冲合并电路的设置，基于可变延迟控制，采用时间放大感应与时间做差方案，能够实现对输入时间差的感应与放大；同时通过调整可变延迟单元级数N，能够改变时间输入范围，通过改变可变延迟单元中MOS管的宽长比K，能够改变时间放大器的增益，从而在保证紧凑面积无需额外校准电路的前提下，具有更宽的输入范围与较更好的线性度，同时增益也可以方便的进行调整。
- 用于消除DLL使用LDU单元带来毛刺的系统及方法-201910591493.3
- 苏志刚;王海力;陈子贤;马明 - 京微齐力(北京)科技有限公司
- 2019-07-02 - 2023-01-20 - H03K5/14
- 本发明公开了一种用于消除DLL使用LDU单元带来毛刺的系统。包括B2T延迟电路和DCDL。该延迟电路包括：延迟单元、或非门、与非门、反相器和缓冲器。一种用于消除DLL使用LDU单元带来毛刺的方法，包括下列步骤：对B2T产生的温度计码进行延迟处理，使处理后的温度计码慢于未处理的温度计码时间间隔td3；将处理后的温度计码与未处理的温度计码进行或非运算后取反得到第一控制信号；将处理后的温度计码与未处理的温度计码进行与非运算后得到第二控制信号；通过第一控制信号和第二控制信号控制DCDL的LDU激活数目。通过动态延迟控制码，消除了LDU进行信号延迟处理的过程中，切换控制码带来的输出信号上的毛刺。
- 一种应用于流水线型TDC的脉冲序列时间放大器-202210389404.9
- 来新泉;刘明明;彭志远;李继生;李文岑 - 西安水木芯邦半导体设计有限公司
- 2022-04-13 - 2022-06-28 - H03K5/14
- 本发明公开了一种应用于流水线型时间数字转换器的高性能脉冲序列时间放大器，包括延时单元(1)，脉冲复制单元(2)，输出单元(3)。延时单元(1)，用于完成对输入脉冲信号的延时，为避免输出脉冲间相互遮挡，该延时时间大于输入脉冲的脉冲宽度；脉冲复制单元(2)，用于对缓冲器输出的脉冲信号进行复制叠加；输出单元(3)，用于实现对脉冲复制单元(2)输出的信号再次进行电平反转和叠加，得到最终的脉冲序列输出，实现时间放大的功能。本发明中的脉冲序列时间放大器相较于传统的脉冲序列时间放大器，通过降低逻辑门的输入维数，减小了输出脉冲的失真度，提高了输入脉冲信号的复制精度，改善了传统时间放大器的非线性问题，且具有很强的扩展性和移植性。
- 可配置的延迟线-201810172096.8
- A·马丁内兹 - 意法半导体(鲁塞)公司
- 2018-03-01 - 2022-06-21 - H03K5/14
- 一种延迟元件，包括第一XOR逻辑门和第二XOR逻辑门。第一XOR逻辑门的第一输入定义输入端子。第二XOR逻辑门的第一输入连接到第一XOR逻辑门的输出。第二XOR逻辑门的输出定义输出端子。第一和第二XOR逻辑门的第二输入连接到第二输入端子。
- 集成时钟门控调节方法、系统及电路-202210283503.9
- 刘玉琰;赵胜华;霍津哲 - 上海安路信息科技股份有限公司
- 2022-03-22 - 2022-06-14 - H03K5/14
- 本发明提供了一种集成时钟门控调节方法，包括获取集成时钟门控单元输出至所述集成时钟门控单元扇出器件的时钟延时，将所述集成时钟门控单元的使能端信号延迟所述时钟延时，以完成集成时钟门控调节，根据时钟延时延迟所述集成时钟门控单元的使能端信号，进而降低了所述集成时钟门控单元的时序收敛难度。本发明还公开了一种集成时钟门控调节系统和集成时钟门控电路。
- 转移状态输出装置、时间数字转换器以及A/D转换电路-202111415750.1
- 轰原正义 - 精工爱普生株式会社
- 2021-11-25 - 2022-05-31 - H03K5/14
- 本发明提供了一种转移状态输出装置、时间数字转换器以及A/D转换电路。转移状态输出装置具备：环状振荡电路；状态机，根据所述环状振荡电路的状态变化而状态发生变化；转移状态获取部，与基准信号同步地获取并保持包括从所述环状振荡电路输出的信号和从所述状态机输出的信号的状态信息；以及内部状态算出部，基于所述转移状态获取部保持的所述状态信息，算出与所述环状振荡电路的状态变化的次数相对应的内部状态，从所述内部状态从第一内部状态转移到第二内部状态起到再次转移到所述第一内部状态为止的时间比更新所述转移状态获取部保持的所述状态信息的时间的间隔长。
- 可变延迟电路和半导体集成电路-201980097511.0
- 冲之井理典 - 株式会社索思未来
- 2019-06-21 - 2022-02-01 - H03K5/14
- 一种可变延迟电路，具有：第1延迟电路，包括能够对将接收到的信号返回输入侧还是转发至输出侧进行切换的多个第1延迟元件；及第2延迟电路，包括与第1延迟元件相同的第2延迟元件和具有与第1延迟元件相同的功能且延迟时间比第1延迟元件还长的多个第3延迟元件。第1延迟电路的第一级的第1延迟元件与第2延迟电路的第一级的第2延迟元件串联连接。此外，通过使第1延迟电路和第2延迟电路中的一个所接收到的输入信号延迟预定时间而得的延迟信号从第1延迟电路和第2延迟电路中的另一个输出。由于通过第一级的第1延迟元件和第2延迟元件可设定最小延迟量，所以在能够调整大范围延迟量的可变延迟电路中可提高延迟量较小时的精度。
- 延迟时间线性可控电路、芯片及电子设备-202111228684.7
- 王伟 - 上海先之路微电子科技有限公司
- 2021-10-21 - 2021-12-24 - H03K5/14
- 本申请公开一种延迟时间线性可控电路、芯片和一种电子设备，延迟时间电路包括:基准电流产生模块，用于产生与一限流电阻的阻值大小成反比的一基准电流；电流源模块，连接基准电流产生模块的输出端，用于在一具有特定占空比的时钟控制信号控制下，对基准电流进行积分控制，输出占空比随时钟控制信号占空比变化的脉冲式的充电电流；延时模块，包括一电容和延时单元，电容的第一端接地，第二端连接至电流源模块的充电电流的输出端，延时单元连接至电容的第二端，用于根据所述电容的电压变化，在电容的电压达到参考电压后，输出延时信号，电容电压单次达到参考电压时的充电时间对应于单次延迟时间。上述电路的延迟时间线性可调，且可调范围和精度较高。
- 自适应调整相位延迟的方法及装置-201710437084.9
- 于冬娥 - 扬智科技股份有限公司
- 2017-06-09 - 2021-11-12 - H03K5/14
- 本发明实施例提供一种自适应调整相位延迟的方法及装置。所述方法及装置，可以是借由根据不同的接口特性以来自行设计所预定的延迟量，并且利用具有与一延迟链相同设计的参考延迟链，以得出与该预定的延迟量匹配所需的步阶数目，并且在已知此延迟链于运行期间的实际步阶数目后，根据此两步阶数目的差值，以决定是否调整此延迟链的实际步阶数目。
- 延迟电路和相位插值器-202011072720.0
- 朴智焕;文峻一;尹炳国;朴明宰 - 爱思开海力士有限公司
- 2020-10-09 - 2021-10-19 - H03K5/14
- 本公开涉及一种延迟电路和相位差值器。该延迟电路包括第一延迟线路，该第一延迟线路适用于以基于延迟控制代码而被调节的延迟值，来延迟第一时钟；延迟控制电路，该延迟控制电路适用于将通过该第一延迟线路而被延迟的第一时钟的相位与第二时钟的相位进行比较，以生成该延迟控制代码；以及第二延迟线路，该第二延迟线路基于延迟控制代码而具有对应于第一延迟线路的延迟值的一半的延迟值。
- 一种延时器模块-202120752424.9
- 张先锋;刘洛琨;张洪刚;黄文龙;程浩洋;张帅彪 - 广东信研电子科技有限公司
- 2021-04-14 - 2021-10-19 - H03K5/14
- 本实用新型公开了一种延时器模块，包括电压转换电路、第一功率放大器电路、延时单元第一级电路、延时单元第二级电路、均衡器电路、可调衰减器电路、延时单元第三级电路、延时单元第四级电路、第二功率放大器电路和控制电路，所述电压转换电路由芯片U3组成，芯片U3的3脚连接电容C5后，接5V输入电压，芯片U3的2脚连接电容C6后，输出3.3V电压，所述第一功率放大器电路由芯片U13组成。本延时器模块，可以根据延时需求灵活设计各级延时量，通过组合，可以满足不同延时量的需求。
- 时钟无毛刺切换电路、芯片及电子设备-202110810632.4
- 郑文杰 - 深圳英集芯科技股份有限公司
- 2021-07-19 - 2021-08-17 - H03K5/14
- 本申请实施例公开了时钟无毛刺切换电路，包括：第一反相器、第一与门、第一D触发器、第五D触发器、第六D触发器、第一门控时钟电路、第二与门、第三D触发器、第七D触发器、第八D触发器、第二门控时钟电路和第一或门。本申请的技术方案具有去毛刺的技术效果。
- 数字控制延迟线及其方法-202110166685.7
- 谢仲朋;张志强;彭永州 - 台湾积体电路制造股份有限公司
- 2021-02-04 - 2021-07-16 - H03K5/14
- 数字控制延迟线(DCDL)包含：输入端；输出端；以及多个级，该多个级被配置为将信号沿第一信号路径从输入端传播到多个级的可选返回级，然后沿第二信号路径从多个级的返回级传播到输出端。该多个级中的每一级包含：第一和第二反相器，被配置为选择性将该信号沿该第一信号路径传播；第三和第四反相器，被配置为选择性将该信号沿该第二信号路径传播；以及第五反相器，被配置为选择性将该信号从该第一信号路径传播到第二信号路径。
- 一种用于碳化硅MOSFET开关瞬态过程频域分析的脉冲分解方法-202110053099.1
- 施博辰;赵争鸣;朱义诚 - 清华大学
- 2021-01-15 - 2021-06-29 - H03K5/14
- 本发明公开了一种用于碳化硅MOSFET开关瞬态过程频域分析的脉冲分解方法，首先将碳化硅MOSFET开关瞬态过程的电磁脉冲分解为标准脉冲、调制脉冲、死区‑延迟脉冲、上升‑下降脉冲和振荡脉冲五个基本脉冲的组合，然后利用傅立叶分解的线性性质，得到碳化硅MOSFET开关瞬态过程电磁脉冲的频域解析表达式，从而为研究碳化硅MOSFET开关瞬态过程的频域特性提供了一种分析方法。本发明所述脉冲分解方法，解决了碳化硅MOSFET开关瞬态过程机理和数学形式复杂、难以进行频域分析的问题。
- 一种可控的高电源抑制比延迟单元-202010553801.6
- 钟鹏飞;冯光涛 - 芯创智（北京）微电子有限公司
- 2020-06-17 - 2020-11-03 - H03K5/14
- 本发明公开了一种可控的高电源抑制比延迟单元，高电源抑制比延迟单元包括：偶数个级联的反相器延迟单元，每个反相器延迟单元均连接一个电流源，每个级联的反相器延迟单元的输出端均连接一个寄生电容；每个反相器延迟单元连接的电流源在对应的反相器延迟单元输入为1时开启，为0时关闭。本发明通过控制电流源的电流值实现延时控制，若电流源为恒流源，则可以实现对延迟的精确控制，同时，由于反相器延迟单元在对输出端口放电时，其放电时间只和相连的电流源的电流值有关，而与电源的抖动无关，因此对电源噪声有很好的抑制，即具备高电源抑制比。
- 一种支持宽频率范围的双向自适应时钟电路-201910514122.5
- 单伟伟;陆旻熠;万亮;时龙兴 - 东南大学
- 2019-06-14 - 2020-08-04 - H03K5/14
- 本发明公开了一种支持宽频率范围的双向自适应时钟电路，属于基本电子电路的技术领域。该电路由相位时钟生成模块、相位时钟选择模块、自适应时钟拉伸或压缩量调节模块以及控制模块组成。自适应时钟拉伸或压缩量调节模块能够实时监测芯片中关键路径的延时信息，并将该信息反馈到控制模块中。控制模块在接收到时钟拉伸或压缩使能信号以及拉伸或压缩尺度信号之后，从相位时钟生成模块产生的时钟中选择目标相位时钟，在当周期内完成对自适应时钟的快速调节。本发明不需要复杂的门器件，结构稳定，功耗面积代价小，受PVT环境的影响较小，电路结构精简，电路实现简单，工作频率宽，响应时间快，适合应用在基于在线时序监测的自适应电压频率调节电路。
- 一种应用于AD源同步数据接收的FPGA动态相位调整方法-201811448836.2
- 魏文鹏;陈小来;温志刚;石兴春;刘强;张昕 - 中国科学院西安光学精密机械研究所
- 2018-11-28 - 2020-07-31 - H03K5/14
- 为克服现有基于XILINX公司FPGA的动态相位调整(DPA)方法无法满足双边沿数据率低于400Mbps源同步数据接收的应用需求问题，本发明提供了一种应用于AD源同步数据接收的FPGA动态相位调整方法。包括步骤:1)FPGA初始化AD；2)配置AD工作在训练模式，输出训练字；3)接收AD输出的串行数据并转换为并行数据；4)DPA调整；5)BITSLIP调整。本发明在DPA调整环节，充分利用了先验信息，即已知AD源同步数据频率，只查找串行数据流高低电平变化的上升沿，通过计算获得IDELAY最优延迟系数，简化了DPA流程；由于只查找串行数据流高低电平变化的上升沿，延迟最多需覆盖1bit数据的宽度，DPA数据率大于203MHz即可，降低了现有DPA方法对数据率的下限要求，能满足数据率低于400Mbps源同步数据接收的应用需求。
- 内建于芯片内的测量抖动的装置与方法-201510463818.1
- 周培源;王进贤;张永嘉 - 智原科技股份有限公司
- 2015-07-31 - 2019-06-18 - H03K5/14
- 内建于芯片内的测量抖动的装置与方法。本发明提供一种测量抖动的装置，该装置包含第一延迟电路、第二延迟电路与控制电路。第一延迟电路用以对输入信号进行初步相位延迟，以产生延迟后的输入信号。第二延迟电路搭配与第一延迟电路使用以微调延迟后的输入信号的相位延迟。控制电路用以控制并调整第一、第二延迟电路的延迟量、根据第一延迟电路的延迟单元的单位延迟量与第二延迟电路的延迟单元的单位延迟量来微调延迟后的输入信号的延迟量、以及根据第一延迟电路的调整结果与第二延迟电路的调整结果，估计或计算出输入信号的抖动量。
- 纠偏系统和用于提供延迟信号的装置-201820897245.2
- A·N·莫特;C·C·麦可金 - 美国亚德诺半导体公司
- 2018-06-11 - 2019-05-10 - H03K5/14
- 本公开涉及纠偏系统和用于提供延迟信号的装置。要解决的技术问题之一是提供改进的纠偏系统和改进的装置。纠偏系统包括：串联耦合的多个延迟单元，多个延迟单元中的第一单元包括第一输入节点和第一输出节点，并且第一单元被配置为向第一输入节点处的输入信号提供最大、最小或中间延迟，其中第一单元包括：早期信号输入节点；中期信号输入节点；和晚期信号输入节点；第一单元被配置为基于延迟调整代码和在早期、中期和晚期信号输入节点处的信号在第一输出节点处提供延迟的输出信号，其中延迟调整代码指示应用于输入信号的延迟量；和其中早期、中期和晚期信号输入节点被配置为顺序接收信号。通过本实用新型，可以实现改进的纠偏系统和改进的装置。
- 一种基于空间延迟线的时间抖动补偿装置及方法-201510381404.4
- 石凡;张升康;尚怀赢;王宏博;王海峰;年丰;冯克明 - 北京无线电计量测试研究所
- 2015-07-02 - 2019-01-25 - H03K5/14
- 本发明公开了一种基于空间延迟线的时间抖动补偿装置，该装置包括第一脉冲输入接口；第二脉冲输入接口；时间抖动延迟测量仪，基于第一脉冲和第二脉冲，对时间抖动延迟进行测量，获得时间抖动延迟的测量值，同时，将第一脉冲和第二脉冲输出；运动控制器，基于时间抖动延迟的测量值，控制一维平移台沿时间抖动延迟测量仪的垂直方向做往复运动；一维平移台，基于运动控制器的调整信号，调整第一脉冲或第二脉冲，使其与第二脉冲或第一脉冲时间同步。本发明所述技术方案能够实现对高精度时间同步领域中高分辨力时间抖动延迟的补偿，补偿分辨力最小可达1ps，具备分辨力高的特点。
- 延迟线电路-201510666309.9
- 黃明杰;陈建宏;黄琮靖;林志昌;杨天骏 - 台湾积体电路制造股份有限公司
- 2015-10-15 - 2018-12-21 - H03K5/14
- 本发明提供了一种延迟线电路，包括被配置为接收输入信号并且提供第一输出信号的多个延迟单元。多个延迟单元被配置为基于从延迟线控制器接收的第一指令选择性地反转或中继输入信号。相位内插单元包括基于从延迟线控制器接收的第二指令选择性地在相位内插单元中添加速度控制单元的偏移单元。相位内插单元进一步被配置为接收第一输出信号并提供第二输出信号。本发明还提供了延迟线电路的操作方法。
- 一种延时电路-201820617744.1
- 杨波 - 佛山科学技术学院
- 2018-04-26 - 2018-12-04 - H03K5/14
- 本实用新型公开了一种延时电路，包括：N‑1个顺次连接的延时单元、N个逻辑与门、M—N线译码器及1个逻辑或门；输入信号输入到N‑1个延时单元中第一延时单元的输入端及第一逻辑与门的第一输入端，N‑1个延时单元中的第i延时单元的输出端连接到第i+1延时单元的输入端及N个逻辑与门中第i+1逻辑与门的第一输入端，N‑1个延时单元中第N‑1延时单元的输出端与所述N个逻辑与门中第N逻辑与门的第一输入端连接；N个逻辑与门中第L逻辑与门的第二输入端与M—N线译码器的第L输出端连接，N个逻辑与门的输出端与逻辑或门的N个输入端依次一对一连接。采用本实用新型的延时电路能够产生具有不同延时时间且延时精度高的延时信号。
- 数字控制延迟线-201711204386.8
- 蔡孟庭;蔡健群;林木山;黄文宏;陈佑齐 - 台湾积体电路制造股份有限公司
- 2017-11-27 - 2018-11-13 - H03K5/14
- 本公开实施例提供一种数字控制延迟线。数字控制延迟线包括耦接成一链的多个延迟单元耦接成一链，形成一传输路径以传输一输入信号并将输入信号延迟一第一延迟时间。当在链中的一单一延迟单元操作在一反馈模式、于链中在单一延迟单元之前的延迟单元操作在一传输模式、于链中在单一延迟单元之后的一第一后续延迟单元操作在一待机模式，以及于链中在第一延续延迟单元之后的延迟单元操作在一闲置模式时，形成第一传输路径。当单一延迟单元或一对的延迟单元操作在反馈模式时，在单一延迟单元或是该对的延迟单元之后的后续级的延迟单元操作在待机模式，以防止浮动节点的产生，因而当传输路径改变时则无突波会发生。
- 延迟元件、延迟线以及电路-201820289757.0
- A·马丁内兹 - 意法半导体(鲁塞)公司
- 2018-03-01 - 2018-11-06 - H03K5/14
- 一种延迟元件，包括第一XOR逻辑门和第二XOR逻辑门。第一XOR逻辑门的第一输入定义输入端子。第二XOR逻辑门的第一输入连接到第一XOR逻辑门的输出。第二XOR逻辑门的输出定义输出端子。第一和第二XOR逻辑门的第二输入连接到第二输入端子。
- 一种可编程皮秒级延时脉冲产生装置及方法-201610244047.1
- 王照琪;姚远;陈炼;李锋;金革 - 中国科学技术大学
- 2016-04-18 - 2018-11-02 - H03K5/14
- 本发明公开了一种可编程皮秒级延时脉冲产生装置及方法，该装置的粗延时产生模块在系统时钟下运行，对系统时钟进行计数，并分别产生脉冲宽度为系统时钟周期的起始脉冲信号和粗延时脉冲信号，细延时产生模块为具有多个抽头输入和对应的抽头选择输入的信号延迟链，粗延时脉冲通过全局时钟驱动网络模块送入信号延迟链的各个抽头输入；细延时编程模块根据所需细延时产生相应的独热码送到信号延迟链的各个抽头选择输入，进而控制粗延时脉冲是否经过信号延迟链上的各细延时单元，并在信号延迟链的尾端输出结束脉冲。本发明通过细延时编程模块对细延时产生模块的控制，将粗延时脉冲信号通过信号延迟链可实现十皮秒的精确延时，延时动态范围可达数秒。
- 延迟线电路及半导体集成电路-201410718171.8
- 刘权锋;段慧婕 - 上海兆芯集成电路有限公司
- 2014-05-29 - 2018-09-11 - H03K5/14
- 延迟线电路及半导体集成电路。延迟线电路包括精调延迟单元和粗调延迟单元，精调延迟单元包括精调延迟电路，精调延迟电路包括多个第二PMOS晶体管，并联耦接于电源电压及第一PMOS晶体管的源极之间，第二PMOS晶体管的栅极特征的宽度相等；第三PMOS晶体管，耦接于电源电压及第一PMOS晶体管的源极间，第三PMOS晶体管的栅极特征的宽度小于第二PMOS晶体管的栅极特征的宽度；第二NMOS晶体管，并联耦接于接地电压及第一NMOS晶体管的源极间，第二NMOS晶体管的栅极特征的宽度相等；第三NMOS晶体管，耦接于接地电压及第一NMOS晶体管的源极之间，第三NMOS晶体管的栅极特征的宽度小于第二NMOS晶体管的栅极特征的宽度。
- 时脉资料回复电路与方法以及等化讯号分析电路与方法-201410209618.9
- 吴佩憙 - 瑞昱半导体股份有限公司
- 2014-05-16 - 2018-08-28 - H03K5/14
- 一种时脉资料回复方法，依据参考时脉取样输入讯号以产生复数取样结果，包含：依据所述参考时脉产生第一及第二取样时脉，所述第一及第二取样时脉的相位差大于零且小于所述输入讯号的一单元间隔的二分之一，每一单元间隔对应一输入资料；依据所述第一及第二取样时脉取样所述输入讯号的连续单元间隔，以在每一单元间隔产生第一及第二取样结果；比较所述第一及第二取样结果以产生比较结果；依据所述比较结果及所述输入资料产生调整讯号；以及依据所述调整讯号调整所述第一及第二取样时脉，使每一单元间隔的取样结果实质上对应所述输入讯号于所述单元间隔的振幅极大处。
- 专利分类
