[实用新型]纠偏系统和用于提供延迟信号的装置有效
| 申请号： | 201820897245.2 | 申请日： | 2018-06-11 |
| 公开（公告）号： | CN208849743U | 公开（公告）日： | 2019-05-10 |
| 发明（设计）人： | A·N·莫特;C·C·麦可金 | 申请（专利权）人： | 美国亚德诺半导体公司 |
| 主分类号： | H03K5/14 | 分类号： | H03K5/14 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人： | 张小稳 |
| 地址： | 美国马*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开涉及纠偏系统和用于提供延迟信号的装置。要解决的技术问题之一是提供改进的纠偏系统和改进的装置。纠偏系统包括：串联耦合的多个延迟单元，多个延迟单元中的第一单元包括第一输入节点和第一输出节点，并且第一单元被配置为向第一输入节点处的输入信号提供最大、最小或中间延迟，其中第一单元包括：早期信号输入节点；中期信号输入节点；和晚期信号输入节点；第一单元被配置为基于延迟调整代码和在早期、中期和晚期信号输入节点处的信号在第一输出节点处提供延迟的输出信号，其中延迟调整代码指示应用于输入信号的延迟量；和其中早期、中期和晚期信号输入节点被配置为顺序接收信号。通过本实用新型，可以实现改进的纠偏系统和改进的装置。 | ||
| 搜索关键词： | 纠偏系统 信号输入节点 输入节点 输出节点 延迟单元 延迟调整 延迟信号 改进 延迟 配置 本实用新型 串联耦合 代码指示 输出信号 顺序接收 信号提供 早期信号 延迟量 应用 | ||
【主权项】：
1.一种纠偏系统，用于提供可编程延迟，其特征在于所述纠偏系统包括：串联耦合的多个延迟单元，其中所述多个延迟单元中的第一单元包括第一输入节点和第一输出节点，并且所述第一单元被配置为向所述第一输入节点处的输入信号提供最大延迟、最小延迟或中间延迟，并且其中所述第一单元包括：早期信号输入节点；中期信号输入节点；和晚期信号输入节点；其中所述第一单元被配置为基于延迟调整代码和在所述早期信号输入节点、中期信号输入节点和晚期信号输入节点处的信号在所述第一输出节点处提供延迟的输出信号，其中所述延迟调整代码指示应用于所述输入信号的延迟量；和其中所述早期信号输入节点、中期信号输入节点和晚期信号输入节点被配置为顺序接收信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美国亚德诺半导体公司，未经美国亚德诺半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201820897245.2/，转载请声明来源钻瓜专利网。
- 上一篇：振荡器
- 下一篇：一种窄脉冲峰值采样保持电路
- 同类专利
- 内建于芯片内的测量抖动的装置与方法-201510463818.1
- 周培源;王进贤;张永嘉 - 智原科技股份有限公司
- 2015-07-31 - 2019-06-18 - H03K5/14
- 内建于芯片内的测量抖动的装置与方法。本发明提供一种测量抖动的装置，该装置包含第一延迟电路、第二延迟电路与控制电路。第一延迟电路用以对输入信号进行初步相位延迟，以产生延迟后的输入信号。第二延迟电路搭配与第一延迟电路使用以微调延迟后的输入信号的相位延迟。控制电路用以控制并调整第一、第二延迟电路的延迟量、根据第一延迟电路的延迟单元的单位延迟量与第二延迟电路的延迟单元的单位延迟量来微调延迟后的输入信号的延迟量、以及根据第一延迟电路的调整结果与第二延迟电路的调整结果，估计或计算出输入信号的抖动量。
- 纠偏系统和用于提供延迟信号的装置-201820897245.2
- A·N·莫特;C·C·麦可金 - 美国亚德诺半导体公司
- 2018-06-11 - 2019-05-10 - H03K5/14
- 本公开涉及纠偏系统和用于提供延迟信号的装置。要解决的技术问题之一是提供改进的纠偏系统和改进的装置。纠偏系统包括：串联耦合的多个延迟单元，多个延迟单元中的第一单元包括第一输入节点和第一输出节点，并且第一单元被配置为向第一输入节点处的输入信号提供最大、最小或中间延迟，其中第一单元包括：早期信号输入节点；中期信号输入节点；和晚期信号输入节点；第一单元被配置为基于延迟调整代码和在早期、中期和晚期信号输入节点处的信号在第一输出节点处提供延迟的输出信号，其中延迟调整代码指示应用于输入信号的延迟量；和其中早期、中期和晚期信号输入节点被配置为顺序接收信号。通过本实用新型，可以实现改进的纠偏系统和改进的装置。
- 一种基于空间延迟线的时间抖动补偿装置及方法-201510381404.4
- 石凡;张升康;尚怀赢;王宏博;王海峰;年丰;冯克明 - 北京无线电计量测试研究所
- 2015-07-02 - 2019-01-25 - H03K5/14
- 本发明公开了一种基于空间延迟线的时间抖动补偿装置，该装置包括第一脉冲输入接口；第二脉冲输入接口；时间抖动延迟测量仪，基于第一脉冲和第二脉冲，对时间抖动延迟进行测量，获得时间抖动延迟的测量值，同时，将第一脉冲和第二脉冲输出；运动控制器，基于时间抖动延迟的测量值，控制一维平移台沿时间抖动延迟测量仪的垂直方向做往复运动；一维平移台，基于运动控制器的调整信号，调整第一脉冲或第二脉冲，使其与第二脉冲或第一脉冲时间同步。本发明所述技术方案能够实现对高精度时间同步领域中高分辨力时间抖动延迟的补偿，补偿分辨力最小可达1ps，具备分辨力高的特点。
- 延迟线电路-201510666309.9
- 黃明杰;陈建宏;黄琮靖;林志昌;杨天骏 - 台湾积体电路制造股份有限公司
- 2015-10-15 - 2018-12-21 - H03K5/14
- 本发明提供了一种延迟线电路，包括被配置为接收输入信号并且提供第一输出信号的多个延迟单元。多个延迟单元被配置为基于从延迟线控制器接收的第一指令选择性地反转或中继输入信号。相位内插单元包括基于从延迟线控制器接收的第二指令选择性地在相位内插单元中添加速度控制单元的偏移单元。相位内插单元进一步被配置为接收第一输出信号并提供第二输出信号。本发明还提供了延迟线电路的操作方法。
- 一种延时电路-201820617744.1
- 杨波 - 佛山科学技术学院
- 2018-04-26 - 2018-12-04 - H03K5/14
- 本实用新型公开了一种延时电路，包括：N‑1个顺次连接的延时单元、N个逻辑与门、M—N线译码器及1个逻辑或门；输入信号输入到N‑1个延时单元中第一延时单元的输入端及第一逻辑与门的第一输入端，N‑1个延时单元中的第i延时单元的输出端连接到第i+1延时单元的输入端及N个逻辑与门中第i+1逻辑与门的第一输入端，N‑1个延时单元中第N‑1延时单元的输出端与所述N个逻辑与门中第N逻辑与门的第一输入端连接；N个逻辑与门中第L逻辑与门的第二输入端与M—N线译码器的第L输出端连接，N个逻辑与门的输出端与逻辑或门的N个输入端依次一对一连接。采用本实用新型的延时电路能够产生具有不同延时时间且延时精度高的延时信号。
- 数字控制延迟线-201711204386.8
- 蔡孟庭;蔡健群;林木山;黄文宏;陈佑齐 - 台湾积体电路制造股份有限公司
- 2017-11-27 - 2018-11-13 - H03K5/14
- 本公开实施例提供一种数字控制延迟线。数字控制延迟线包括耦接成一链的多个延迟单元耦接成一链，形成一传输路径以传输一输入信号并将输入信号延迟一第一延迟时间。当在链中的一单一延迟单元操作在一反馈模式、于链中在单一延迟单元之前的延迟单元操作在一传输模式、于链中在单一延迟单元之后的一第一后续延迟单元操作在一待机模式，以及于链中在第一延续延迟单元之后的延迟单元操作在一闲置模式时，形成第一传输路径。当单一延迟单元或一对的延迟单元操作在反馈模式时，在单一延迟单元或是该对的延迟单元之后的后续级的延迟单元操作在待机模式，以防止浮动节点的产生，因而当传输路径改变时则无突波会发生。
- 延迟元件、延迟线以及电路-201820289757.0
- A·马丁内兹 - 意法半导体(鲁塞)公司
- 2018-03-01 - 2018-11-06 - H03K5/14
- 一种延迟元件，包括第一XOR逻辑门和第二XOR逻辑门。第一XOR逻辑门的第一输入定义输入端子。第二XOR逻辑门的第一输入连接到第一XOR逻辑门的输出。第二XOR逻辑门的输出定义输出端子。第一和第二XOR逻辑门的第二输入连接到第二输入端子。
- 一种可编程皮秒级延时脉冲产生装置及方法-201610244047.1
- 王照琪;姚远;陈炼;李锋;金革 - 中国科学技术大学
- 2016-04-18 - 2018-11-02 - H03K5/14
- 本发明公开了一种可编程皮秒级延时脉冲产生装置及方法，该装置的粗延时产生模块在系统时钟下运行，对系统时钟进行计数，并分别产生脉冲宽度为系统时钟周期的起始脉冲信号和粗延时脉冲信号，细延时产生模块为具有多个抽头输入和对应的抽头选择输入的信号延迟链，粗延时脉冲通过全局时钟驱动网络模块送入信号延迟链的各个抽头输入；细延时编程模块根据所需细延时产生相应的独热码送到信号延迟链的各个抽头选择输入，进而控制粗延时脉冲是否经过信号延迟链上的各细延时单元，并在信号延迟链的尾端输出结束脉冲。本发明通过细延时编程模块对细延时产生模块的控制，将粗延时脉冲信号通过信号延迟链可实现十皮秒的精确延时，延时动态范围可达数秒。
- 延迟线电路及半导体集成电路-201410718171.8
- 刘权锋;段慧婕 - 上海兆芯集成电路有限公司
- 2014-05-29 - 2018-09-11 - H03K5/14
- 延迟线电路及半导体集成电路。延迟线电路包括精调延迟单元和粗调延迟单元，精调延迟单元包括精调延迟电路，精调延迟电路包括多个第二PMOS晶体管，并联耦接于电源电压及第一PMOS晶体管的源极之间，第二PMOS晶体管的栅极特征的宽度相等；第三PMOS晶体管，耦接于电源电压及第一PMOS晶体管的源极间，第三PMOS晶体管的栅极特征的宽度小于第二PMOS晶体管的栅极特征的宽度；第二NMOS晶体管，并联耦接于接地电压及第一NMOS晶体管的源极间，第二NMOS晶体管的栅极特征的宽度相等；第三NMOS晶体管，耦接于接地电压及第一NMOS晶体管的源极之间，第三NMOS晶体管的栅极特征的宽度小于第二NMOS晶体管的栅极特征的宽度。
- 时脉资料回复电路与方法以及等化讯号分析电路与方法-201410209618.9
- 吴佩憙 - 瑞昱半导体股份有限公司
- 2014-05-16 - 2018-08-28 - H03K5/14
- 一种时脉资料回复方法，依据参考时脉取样输入讯号以产生复数取样结果，包含：依据所述参考时脉产生第一及第二取样时脉，所述第一及第二取样时脉的相位差大于零且小于所述输入讯号的一单元间隔的二分之一，每一单元间隔对应一输入资料；依据所述第一及第二取样时脉取样所述输入讯号的连续单元间隔，以在每一单元间隔产生第一及第二取样结果；比较所述第一及第二取样结果以产生比较结果；依据所述比较结果及所述输入资料产生调整讯号；以及依据所述调整讯号调整所述第一及第二取样时脉，使每一单元间隔的取样结果实质上对应所述输入讯号于所述单元间隔的振幅极大处。
- 一种延时电路-201810385499.0
- 杨波 - 佛山科学技术学院
- 2018-04-26 - 2018-08-10 - H03K5/14
- 本发明公开了一种延时电路，包括：N‑1个顺次连接的延时单元、N个逻辑与门、M—N线译码器以及1个逻辑或门；输入信号输入到N‑1个延时单元中第一延时单元的输入端及第一逻辑与门的第一输入端，N‑1个延时单元中的第i延时单元的输出端连接到第i+1延时单元的输入端及N个逻辑与门中第i+1逻辑与门的第一输入端，N‑1个延时单元中第N‑1延时单元的输出端与所述N个逻辑与门中第N逻辑与门的第一输入端连接；N个逻辑与门中第L逻辑与门的第二输入端与M—N线译码器的第L输出端连接，N个逻辑与门的输出端与逻辑或门的N个输入端依次一对一连接。采用本发明的延时电路能够产生具有不同延时时间且延时精度高的延时信号。
- 可调谐延迟电路及其操作方法-201610017052.9
- 吴一品;刘宏孟 - 联发科技(新加坡)私人有限公司
- 2016-01-11 - 2018-08-10 - H03K5/14
- 本发明实施例公开了可调谐延迟电路及其操作方法，其中，所述可调谐延迟电路包括：第一多工器，用于根据使能信号选择输入信号或反馈信号作为第一输出信号；延迟链路，用于将所述第一输出信号延迟不同的时间段以产生多个延迟信号，所述多个延迟信号中的其中一个被用作所述反馈信号；第二多工器，用于根据传递信号选择所述多个延迟信号中的一个作为第二输出信号。本发明的可调谐延迟电路及其操作方法可克服整个系统的时钟偏移。
- 具有可变延迟线单元的延迟线电路-201410206668.1
- 黃明杰;陈建宏;黄琮靖;林志昌;薛福隆 - 台湾积体电路制造股份有限公司
- 2014-05-15 - 2018-04-20 - H03K5/14
- 本发明提供了一种延迟线电路，包括多个延迟单元，多个延迟单元配置为接收输入信号并改变输入信号以产生第一输出信号。延迟线电路也包括可变延迟线单元，可变延迟线单元包括输入端，配置为接收第一输出信号；输出端，配置为输出第二输出信号；第一线，位于输入端和输出端之间，第一线包括串联的第一反相器、第二反相器、第一速度控制单元和第三反相器；第二线，位于输入端和输出端之间，第二线包括串联的第四反相器、第二速度控制单元、第五反相器和第六反相器。延迟线电路也配置为通过第一线或第二线选择性地传输接收的第一输出信号。本发明提供了具有可变延迟线单元的延迟线电路。
- 一种宽带可控延时组合电路-201720841791.X
- 诸葛云;黄建祥;韩盈春;陈海荣;裴可琦 - 北方通用电子集团有限公司
- 2017-07-12 - 2018-02-27 - H03K5/14
- 本实用新型提供了一种宽带可控延时组合电路，包括功分模块、延时线板、开关模块和微控制器，延时线板包括第一和第二延时线板，开关模块包括第一和第二开关模块，微控制器包括第一和第二微控制器，功分模块与第一延时线板连接，第一延时线板与第一开关模块连接，第一开关模块与第二延时线板连接，第二延时线板与第二开关模块连接，第一微控制器和第二微控制器分别通过SPI接口发送控制信号给第一开关模块和第二开关模块；本实用新型利用微控制器通过开关模块控制第一延时线板和第二延时线板中延时线的任意组合，可精确控制步进延时时间，且具有超宽带信号延时能力，解决了现有超宽带雷达存在的延时精度不高无法精确量化和控制的问题。
- 数据处理系统-201710824555.1
- 川上史树;矢田直树;纲川裕之 - 瑞萨电子株式会社
- 2013-02-05 - 2018-02-16 - H03K5/14
- 本发明涉及一种数据处理系统。设置多个模拟端口(AN0～AN3)；A/D变换部(118)，能够对每个预先设定的假想通道执行用于将经上述模拟端口取入的模拟信号变换成数字信号的A/D变换处理；A/D变换控制部(125)，控制上述A/D变换部的动作。上述A/D变换控制部包含假想通道寄存器，能够设定上述假想通道与上述模拟端口的对应关系；扫描组形成用寄存器，能够设定扫描组的开始位置和结束位置。上述A/D变换控制部连续地执行关于从与上述开始指针对应的假想通道到与上述结束指针对应的假想通道的多个假想通道的A/D变换处理。
- 延迟电路、延迟元件通电及操作方法-201710378233.9
- 穆罕默德·纳摩尔 - 台湾积体电路制造股份有限公司
- 2017-05-24 - 2017-12-08 - H03K5/14
- 延迟电路包括响应于控制信号的多个串联延迟元件。每个延迟元件可被配置为接收正向路径上的输入信号并且反馈两条反馈路径上的输入信号。控制单元连接至多个串联延迟元件并且被配置为生成用于限定多个串联延迟元件的第一配置的控制信号的第一集合，控制信号的第二集合用于使多个串联延迟元件中的延迟元件从断电状态改变为通电状态，同时配置为初始化模式，并且控制信号的第三集合用于限定多个串联延迟元件的第二配置。本发明还提供了延迟元件通电及操作方法。
- 脉冲延迟电路-201410268440.5
- 林桓民 - 力旺电子股份有限公司
- 2014-06-16 - 2017-12-01 - H03K5/14
- 一种脉冲延迟电路，包括一下拉单元，具有一控制端接收一输入脉冲信号，一第一端连接至一节点b，一第二端连接至一第一电压；一第一上拉单元，具有一控制端连接至一节点c，一第一端连接至一第二电压，一第二端连接至该节点b；第一延迟单元，具有一重置端，一输入端连接至该节点b，一输出端连接至该节点c；一第二延迟单元，具有一输入端连接至该节点c，一输出端连接至一节点d；一第二上拉单元，具有一控制端连接至该节点d，一第一端连接至该第二电压，一第二端连接至该节点c；以及一反相缓冲器，具有一输入端连接至该节点c，一输出端连接至该第一延迟单元的该重置端，且该反相缓冲器的该输出端产生一延迟的脉冲信号。
- 用于在延迟线中生成多个延迟的方法和延迟电路-201310135973.1
- K·C·巴克塔瓦特孙;N·S·B·阿尔马拉普尔 - 德克萨斯仪器股份有限公司
- 2013-04-18 - 2017-09-08 - H03K5/14
- 本发明提供了配置用于在延迟线中生成多个延迟的延迟电路的方法以及可配置用于生成多个延迟的延迟电路的各种实施例。该方法包括通过与延迟线组耦合的控制电路来确定对应于该延迟线组的多个延迟线之中的延迟线的固有延迟的第一延迟步骤数量。该固有延迟是由该延迟线贡献的最小延迟。该方法还包括基于该第一延迟步骤数量通过所述控制电路确定第二延迟步骤数量以提供经过该延迟线的延迟。该方法还包括通过与延迟线组耦合的配置电路配置该延迟线以便生成对应于经过该延迟线的第二延迟步骤数量的延迟。
- 延迟线电路及半导体集成电路-201410235939.6
- 刘权锋;段慧婕 - 上海兆芯集成电路有限公司
- 2014-05-29 - 2017-08-25 - H03K5/14
- 延迟线电路及半导体集成电路。该延迟线电路包括精调延迟单元及串联连接至精调延迟单元的输出端的多个粗调延迟单元。精调延迟单元包括二个精调延迟电路，每个精调延迟电路包括第一PMOS晶体管；第一NMOS晶体管；多个栅极特征的宽度相等的第二PMOS晶体管，并联耦接电源电压及第一PMOS晶体管的源极之间；至少一栅极特征的宽度小于第二PMOS晶体管的第三PMOS晶体管，耦接电源电压及第一PMOS晶体管的源极之间；多个栅极特征的宽度相等的第二NMOS晶体管，并联耦接接地电压及第一NMOS晶体管的源极之间；及至少一个栅极特征的宽度小于第二NMOS晶体管的第三NMOS晶体管，耦接接地电压及第一NMOS晶体管的源极之间。
- 高精度单沿捕获以及延迟测量电路-201310125303.1
- 曹立朋;卡罗尔·G·派伦;肯尼斯·R·伯奇;拉蒙·V·恩里克斯 - 飞思卡尔半导体公司
- 2013-04-11 - 2017-08-15 - H03K5/14
- 提供了高精度单沿捕获以及延迟测量电路。提供在两个信号之间的延迟的片上测量的方法和电路包括第一和第二延迟链（241、242），所述第一和第二延迟链有被连接到取样锁存器（222‑227）的不同延迟值，每个取样锁存器包括耦合于所述第一延迟链的相邻延迟元件之间的数据输入和耦合于所述第二延迟链的相邻延迟元件之间的时钟输入，因此捕获了信号的高精度延迟测量。
- 数字传送器以及用于校正数字传送器的方法-201410215813.2
- 王文杰;王琦学;张湘辉;刘依玟;柯尔拉·穆罕默德;洪志铭 - 联发科技股份有限公司
- 2014-05-21 - 2017-04-12 - H03K5/14
- 本发明提供了一种数字传送器以及用于校正数字传送器的方法，该数字传送器包含多条可调延迟线，用以通过多个延迟时间来延迟多个数字输入信号，以分别产生多个延迟的数字输入信号；多个转换装置，用以将该多个延迟的数字输入信号分别转换为多个转换信号；以及一校正装置，用以调整该多条可调延迟线中至少一可调延迟线的延迟时间，以使该多个转换装置分别在预设时间点转换该多个延迟的数字输入信号。本发明解决/减轻了由于多个转换装置之间的延迟不匹配所产生的输出噪声的问题。本发明提供了高正确性以及高解析度的功效，并且易于实现。此外，本发明的数字传送器仅占用较小的面积并且产生较小的电流损耗。
- 一种时钟延时电路-201510462765.1
- 李超林 - 深圳市中兴微电子技术有限公司
- 2015-07-30 - 2017-02-15 - H03K5/14
- 本发明实施例公开了一种时钟延时电路，所述时钟延时电路包括控制模块和至少一级延时模块；其中，延时模块用于延时；每一级延时模块的两个输出端分别连接至下一级延时模块的两个输入端；所述控制模块，所述每一级延时模块的两个输出端分别连接至所述控制模块的两个输入端，用于根据所需延时选择将哪一级延时模块的两个输出端作为所述时钟延时电路的两个输出端。
- 温补延迟线-201610151849.8
- 不公告发明人 - 成都集思科技有限公司
- 2016-03-17 - 2016-06-29 - H03K5/14
- 本发明公开了一种温补延迟线，包括延迟通路和参考通路，延迟通路和参考通路中分别设有一模拟移相器；模拟移相器包括一90°电桥，90°电桥的输入端分别连接有一电阻；90°电桥的输出端分别连接有一负载电路模块；负载电路模块包括与90°电桥的‑90°端相连接的第一负载电路和与90°电桥的0°端相连接的第二负载电路。本申请通过在延迟通路和参考通路中分别设有一模拟移相器，使其相位按照高低温的相位特性正方向变化，而反过来延迟通路的移相器使其相位按照高低温的相位特性反方向变化，这样使得两个通路在高低温下相位的变化趋于一致，其相位差就趋于恒定。
- 在最平时间延迟滤波器中使用可变电容器的可变延迟线-201510317507.4
- R.J.廷斯利;M.波斯;P.D.费尔古森 - 霍尼韦尔国际公司
- 2015-06-11 - 2016-01-27 - H03K5/14
- 提供了用于在时间延迟滤波器中使用可变电容器的可变延迟线的系统和方法。在至少一个实施例中，延迟线被配置成向传播通过延迟线的电磁信号施加可调整时间延迟。该延迟线包括滤波器，该滤波器包括第一可变电容器。另外，第一可变电容器的电容被配置成当被改变时调整施加到传播通过延迟线的电磁信号的延迟。
- 温补延迟线-201520438861.8
- 刘琨 - 成都集思科技有限公司
- 2015-06-25 - 2015-12-09 - H03K5/14
- 本实用新型公开了一种温补延迟线，包括延迟通路和参考通路，延迟通路和参考通路中分别设有一模拟移相器；模拟移相器包括一90°电桥，90°电桥的输入端分别连接有一电阻；90°电桥的输出端分别连接有一负载电路模块；负载电路模块包括与90°电桥的-90°端相连接的第一负载电路和与90°电桥的0°端相连接的第二负载电路。本申请通过在延迟通路和参考通路中分别设有一模拟移相器，使其相位按照高低温的相位特性正方向变化，而反过来延迟通路的移相器使其相位按照高低温的相位特性反方向变化，这样使得两个通路在高低温下相位的变化趋于一致，其相位差就趋于恒定。
- 一种范围可调、步长可调的延迟调整电路-201310469312.2
- 蒲佳 - 成都国腾电子技术股份有限公司
- 2013-10-10 - 2015-04-29 - H03K5/14
- 本发明公开了一种范围可调、步长可调的延迟调整电路，它包括输入缓冲器，用于调整输入信号的摆幅，输入缓冲器的输入为两路差分信号，输出为适合延迟核工作范围的信号；延迟核根据输入偏置电流产生直流电平，根据直流电平和边沿交点的位置确定延迟的大小；比较器将延迟核输出的信号的边沿和直流电平进行比较，并根据其交点确定输出的翻转位置；输出缓冲器用于将输入的原信号进行延迟，输出延迟后的信号；或非门负责将延迟后的信号与原信号进行交叠处理；RS触发器用于将输入的脉冲信号还原为方波信号。本发明线性度特性好，能调整信号的延迟范围；能调整延迟的步长，最小步长可达8p；输出的延迟随电源电压和温度的变化小。
- 维持时间最佳化电路-201410625422.8
- 李永胜 - 上海兆芯集成电路有限公司
- 2014-11-07 - 2015-02-04 - H03K5/14
- 一种维持时间最佳化电路，该维持时间最佳化电路包括一校正电路和一延迟控制电路。延迟控制电路用于延迟一时脉信号一延迟时间，以产生一延迟时脉信号。校正电路用于根据一数据信号的转换边缘和延迟时脉信号的转换边缘来产生一校正脉冲信号。延迟控制电路的延迟时间根据校正脉冲信号进行最佳化。延迟时脉信号用于取样数据信号。本发明的维持时间最佳化电路几乎不会受制程、电压或是温度变异的影响，其可于不同环境中提供稳定的性能，且兼得改良数据取样程序的稳定度以及确保整体系统的操作速度等双重优势。
- 一种片内信号间的数控信号延迟电路-201420595443.5
- 田浩;蒋奇;陈杨;马骁 - 成都振芯科技股份有限公司
- 2014-10-15 - 2015-01-28 - H03K5/14
- 本实用新型公开了一种片内信号间的数控信号延迟电路，它由主干延迟电路和分支数控电路组成，所述的主干延迟电路由多级延迟单元串联构成，所述的延迟单元又由两个串联的延迟部件组成，每一级延迟单元的输出分别与下一级延迟单元的输入连接和一个一级分支延迟部件连接，一级分支延迟部件的输出与一级数控开关连接，相邻两个一级数控开关合路后与二级分支延迟部件连接，二级分支延迟部件的输出与二级数控开关连接，相邻两个二级数控开关合路后与三级分支延迟部件连接，依次类推，倒数第二级数控开关合路后与最末级延迟部件连接，末级延迟部件的输出为最终输出，每一级数控开关的控制端与数控信号连接。该电路结构简单，可扩展性强。
- 高速多通道同步采样时钟电路-201420183591.6
- 郑志刚;杨松 - 成都雷思特电子科技有限责任公司
- 2014-04-15 - 2014-09-10 - H03K5/14
- 本实用新型公开了一种高速多通道同步采样时钟电路，它包括微波功分电路（1）、多个ADC电路（2）和多个射频同轴延迟线（3），采样时钟信号连接到微波功分电路（1）的信号输入端，微波功分电路（1）包括有多个信号输出端，每个信号输出端均与对应的射频同轴延迟线（3）连接，射频同轴延迟线（3）的信号输出端与对应ADC电路（2）的采样时钟端口连接。本实用新型无需对采样时钟附加抖动，提高了多通道同步采样电路的信噪比指标；相位调整值与射频同轴延迟线的长度、电缆介电常数及采样时钟频率相关，仅需调整射频同轴延迟线的长度即可实现相位调整，调整步进灵活；无需配置时钟缓冲芯片及其控制、供电电路，结构简单，节约成本。
- 一种范围可调、步长可调的延迟调整电路-201320623007.X
- 蒲佳 - 成都国腾电子技术股份有限公司
- 2013-10-10 - 2014-03-19 - H03K5/14
- 本实用新型公开了一种范围可调、步长可调的延迟调整电路，它包括输入缓冲器，用于调整输入信号的摆幅，输入缓冲器的输入为两路差分信号，输出为适合延迟核工作范围的信号；延迟核根据输入偏置电流产生直流电平，根据直流电平和边沿交点的位置确定延迟的大小；比较器将延迟核输出的信号的边沿和直流电平进行比较，并根据其交点确定输出的翻转位置；输出缓冲器用于将输入的原信号进行延迟，输出延迟后的信号；或非门负责将延迟后的信号与原信号进行交叠处理；RS触发器用于将输入的脉冲信号还原为方波信号。本实用新型线性度特性好，能调整信号的延迟范围；能调整延迟的步长，最小步长可达8p；输出的延迟随电源电压和温度的变化小。
- 专利分类
