“单伟伟”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果80个，建议您升级VIP下载更多相关专利

[发明专利]语音端点检测方法、装置、设备及存储介质-CN202210318838.X在审
发明人：李鸽子;迟朋;杨凯悦;朱励轩;单伟伟 -专利权人：华为技术有限公司;东南大学
申请日： 2022-03-29 - 公布日： 2023-10-24 - 主分类号： G10L15/04 文献下载
摘要：本申请提供了一种语音端点检测方法、装置、设备及存储介质。在实施例中，接收音频信号；音频信号包括N个音频帧；确定N个音频帧中第i音频帧的声学特征矩阵，第i音频帧的声学特征矩阵包括第i个音频帧的多个声学特征各自的特征值；根据第i个音频帧的声学特征矩阵、准则层矩阵和目标层矩阵，计算第i个音频帧的阈值；准则层矩阵包括音频帧的多个声学特征在不同语音检测准则下的权重，目标层矩阵包括不同语音检测准则的权重；根据第i个音频帧的阈值，第一门限值和第二门限值，确定第i个语音帧的类型。根本本申请实施例可根据不同场景下的音频的多种声学特征在不同的语音检测准则下所占的比重进行语音端点检测，提高语音端点检测的准确度。
语音端点检测方法装置设备存储介质

[发明专利]时序故障检测电路、芯片及电子装置-CN202310670849.9在审
发明人：李德建;冯曦;单伟伟;邢奕楠;沈冲飞;谭浪;杨立新;刘畅 -专利权人：北京智芯微电子科技有限公司;国网江苏省电力有限公司;国家电网有限公司
申请日： 2023-06-07 - 公布日： 2023-08-15 - 主分类号： G01R31/28 文献下载
摘要：本公开涉及集成电路技术领域，具体涉及一种时序故障检测电路、芯片及电子装置，所述电路包括触发器单元、第一传输门和异或门；触发器单元的第一端连接于第一传输门的第一端，触发器单元的第二端连接于异或门的第一端；第一传输门的第二端连接于异或门的第二端；异或门用于根据在目标时长内通过异或门的第一端输入的第一输入数据和异或门的第二端输入的第二输入数据确定时序故障预警信号，并通过异或门的第三端输出时序故障预警信号。在保证系统电路在最坏情况的PVT环境下能够正常工作的前提下，能够在低电压状态下正常稳定地工作，并能合理控制产生的面积开销。
时序故障检测电路芯片电子装置

[发明专利]基于动态电路的大扇入独热码数据选择器电路-CN202011259320.0有效
发明人： 单伟伟;崔玉强;吴成均 -专利权人：东南大学
申请日： 2020-11-12 - 公布日： 2023-08-15 - 主分类号： H03K19/003 文献下载
摘要：本发明公开一种基于动态电路的大扇入独热码数据选择器电路，属于基本电子电路的技术领域。该电路包括动态与或门和动态或门单元，在控制信号的低电平期间充电，在高电平期间求值，实现动态数据选择的功能。1)本发明从晶体管级实现了逻辑“与或”和逻辑“或”的功能，节省大量的晶体管，相比于综合工具的MUX结构，该结构能够显著减少延时、功耗和面积。2)进行全定制设计，将动态MUX的单元做成标准单元，方便用EDA工具实现自动化设计。3)本发明考虑动态MUX的实用性，结合特定延时可调的脉冲发生器，以控制MUX在周期中的数据求值区间，进而适应MUX在路径中相对位置的变化。
基于动态电路大扇入独热码数据选择器

[发明专利]电压陡降监测电路的零延迟预测电路-CN202310434185.6在审
发明人：沈正国;杜宇轩;钱俊逸;陈琢;单伟伟 -专利权人：东南大学
申请日： 2023-04-21 - 公布日： 2023-07-18 - 主分类号： G01R19/00 文献下载
摘要：本发明公开了一种电压陡降监测电路的零延迟预测电路，具体是解决了片上高速高精度电压陡降监测电路存在若干周期响应时间导致输出结果滞后的问题，属于电子电路技术领域。本发明联合短周期响应电压监测单元和长周期响应电压监测单元，使用预测因子计算单元得到电压陡降的斜率信息，从斜率信息中可推出若干周期之后的电压值，从而实现电压监测单元预测输出值能够无延迟的跟随实际片上电压；使用短周期响应电压监测单元码值跳变瞬间的电压值作为锚点值，从而提高监测的精度；自适应预测调节单元通过记录两个相邻刷新时刻的输出码值来计算衰减幅度，从而可以适应电压下降过程中的斜率变化。
电压监测电路延迟预测

[发明专利]高速高精度的电压陡降监测电路-CN202310434712.3在审
发明人：杜宇轩;钱俊逸;陈琢;沈正国;单伟伟 -专利权人：东南大学
申请日： 2023-04-21 - 公布日： 2023-07-18 - 主分类号： G01R19/00 文献下载
摘要：本发明公开了一种高速高精度的电压陡降监测电路，解决了大规模集成电路中的电压陡降现象难以被准确、及时监测的问题，属于数字集成电路设计和电源管理领域。本发明提供了环形振荡器点电路的优化设计方法，以标准单元类型、阈值、驱动能力和功耗为变量，找到最高电压灵敏度的环形振荡器电路设计，提升了电压陡降监测电路的分辨率；提供了一次折叠、紧凑排布的环形振荡器版图设计，保证了结点之间的负载平衡；提供了奈奎斯特计数器设计，统计计数结点一段时间内的翻转次数，提升了电压监测范围，解决了传统计数器亚稳态采样的问题；提供了一种高速电压量化电路，将粗量化和细量化并行处理，提升了电压陡降监测电路的最高采样率和量化速率。
高速高精度电压监测电路

[发明专利]电压陡降监测电路的PVT偏差自动校准电路-CN202310434693.4在审
发明人：陈琢;杜宇轩;钱俊逸;沈正国;单伟伟 -专利权人：东南大学
申请日： 2023-04-21 - 公布日： 2023-07-18 - 主分类号： G01R35/00 文献下载
摘要：本发明涉及一种适用于电压陡降监测电路的PVT偏差自动校准电路，旨在解决传统芯片基于查找表校准需要大量硬件成本的问题，以及通过软件进行的离线校准会导致结果滞后的问题。本发明提出了一种轻量级的线性校准方法，以建立校准结果与PVT变化下的电压之间的固定映射关系。通过归一化和多维校准信息融合等技术，实现硬件成本的降低和校准误差的控制。
电压监测电路 pvt 偏差自动校准

[发明专利]近阈值超低漏电的锁存型存储器单元及其读写控制电路-CN202110234522.8有效
发明人： 单伟伟;王涛 -专利权人：东南大学
申请日： 2021-03-03 - 公布日： 2023-07-07 - 主分类号： G11C11/413 文献下载
摘要：本发明公开了近阈值超低漏电的锁存型存储器单元及其读写控制电路，包括：译码器、控制电路、存储阵列、输入驱动电路和输出锁存电路。译码器将输入的地址信号翻译成仅有一位为高电平的独热码；控制电路根据读写使能信号、系统时钟信号以及译码器输出的独热码，产生存储阵列的读写控制信号；存储阵列由三态Latch构成，用于存储数据；输入驱动电路用于对输入数据进行延时和驱动，避免因时钟偏斜、写使能控制电路时延原因造成的数据重叠写入问题；输出锁存电路根据读使能信号和系统时钟信号，将存储阵列的输出进行锁存。相比于一般的标准单元存储器或标准6管SRAM，本发明的锁存型存储器单元及其读写控制电路能够显著降低功耗。
阈值漏电锁存型存储器单元及其读写控制电路

[发明专利]一种基于并行加法树的二值化卷积神经网络计算电路-CN202310421217.9在审
发明人：李才;杨凯悦;钱俊逸;单伟伟 -专利权人：东南大学
申请日： 2023-04-19 - 公布日： 2023-06-27 - 主分类号： G06N3/063 文献下载
摘要：本发明提供一种基于并行加法树的二值化卷积神经网络计算电路，属于电路设计领域。本发明设计了基于并行加法树的专用计算单元对二值化卷积神经网络进行计算。计算单元电路中，使用0表示权重或者数据的1，使用1表示权重或者数据的‑1。该计算单元由一个并行加法树、数据分配器、若干全加器和寄存器组成，其中的并行加法树包含k个异或门、若干加法器和一个二输入选择器。另外，本发明设计同权值累加模块，用于将n个多比特数据的累加转换成多个n比特数据的累加，使神经网络各层可以通过一次或多次调用上述加法树，实现计算单元的复用，从而降低了神经网络计算电路的复杂度，节省计算单元的电路代价，大大减小神经网络计算电路的功耗和面积。
一种基于并行加法二值化卷积神经网络计算电路

[发明专利]面向处理器的片上高速高精度电压骤变监测电路-CN202310222809.8在审
发明人：钱俊逸;沈正国;李才;杨凯悦;单伟伟 -专利权人：东南大学
申请日： 2023-03-09 - 公布日： 2023-06-06 - 主分类号： G01R19/00 文献下载
摘要：本发明公开了面向处理器的片上高速高精度电压骤变监测电路，具体是针对处理器供电网络的监测技术，属于电子电路技术领域。本发明提供的电压监测电路，使用数字标准单元搭建了包含时间‑数字转换模块、气泡抑制和译码模块、可调延迟模块和H型时钟树模块的监测电路，电路代价小，易于部署，同时支持针对电压骤降和电压骤增的监测，实现了片上供电电压的实时精确网格化监测。本发明通过镜像采样时钟单元提高了监测精度和鲁棒性，通过气泡抑制和译码模块进一步提高了监测精度，通过多级延迟可调单元提高了电压的监测范围，解决了常规电压监测电路难以同时保证速度、精度和监测范围的技术问题。
面向处理器高速高精度电压骤变监测电路

[发明专利]面向深亚微米的全CMOS器件、高电源抑制、分辨率可配置的片内温度监测电路-CN202211614140.9在审
发明人： 单伟伟;植浩昌;丁亦之 -专利权人：东南大学
申请日： 2022-12-15 - 公布日： 2023-05-09 - 主分类号： G05F1/567 文献下载
摘要：本发明公开了一种面向深亚微米的全CMOS器件、高电源抑制、分辨率可配置的片内温度监测电路，由双NMOS传感单元、电压转电流电路、电流控制振荡器和可配置计数器组成。双NMOS传感单元利用场效应管的亚阈值漏电提供线性的温度转电压表现。后级接到的电压转电流电路采用了跨级的密勒补偿结构，其中的跨导放大器为折叠共源共栅类型，引入了无零点的密勒补偿避免了电源抑制频响的零点，带来高电源抑制特性。所产生电流连接至电流控制振荡器，其具有较高的电流至频率转换效率。所述频率连接至位数可调计数器，最终得到输出分辨率可配置的温度码值。全CMOS设计能够兼容现代处理器的工艺，电压转电流电路的高电源抑制设计。
面向微米 cmos 器件电源抑制分辨率配置温度监测电路

[发明专利]一种基于双S核的8-bitAES电路-CN201810971256.5有效
发明人： 单伟伟;徐嘉铭 -专利权人：东南大学;东南大学—无锡集成电路技术研究所
申请日： 2018-08-24 - 公布日： 2023-05-09 - 主分类号： H04L9/08 文献下载
摘要：本发明公开了一种基于双S核的8‑bitAES电路，属于保密或安全通信装置的技术领域。该电路面向IoT应用，与传统128‑bit AES电路相比，采用了8比特的数据路径，通过充分利用串行处理和部分并行处理来降低电路面积与功耗，提高能量效率。电路包括：数据处理模块、密钥扩展模块、控制模块、密钥加模块。双S核的设计使数据处理模块和密钥扩展模块可以并行执行，数据处理模块充分利用S核不被密钥扩展模块调用的空闲时间，降低周期数，提高吞吐率。同时，移位操作采用寄存器到寄存器的方式实现，减少了中间寄存器，进一步降低了电路面积。
一种基于 bitaes 电路

[实用新型]一种输送装置-CN202222167624.5有效
发明人：孙奇奇;王文飞;单伟伟;徐双城 -专利权人：苏州华兴源创科技股份有限公司
申请日： 2022-08-17 - 公布日： 2023-01-03 - 主分类号： B65G1/04 文献下载
摘要：本实用新型公开了一种输送装置及检测设备，包括：底座、驱动组件、输送组件、设置于驱动组件和输送组件之间的同步传动组件，所述同步传动组件用于在驱动组件的驱动下同步带动多组输送组件进行输送；沿输送方向间隔设置于输送组件上的多个承载件，所述承载件用于在输送组件输送时对产品进行承载。本实用新型提供的输送装置通过输送组件进行产品的升降输送，输送组件上的承载件进行产品的承载，输送组件实现产品的承载储存或运输；两个输送组件在驱动组件传动下进行同步输送，驱动组件驱动效率高，输送组件输送效率高；输送组件通过导向架上的避让槽与外部输送线进行快速对接。
一种输送装置

[发明专利]神经网络电路的超低功耗负时序余量时序监测方法-CN202011502323.2有效
发明人： 单伟伟;李子煜 -专利权人：东南大学
申请日： 2020-12-18 - 公布日： 2022-12-27 - 主分类号： G01R31/28 文献下载
摘要：本发明公开了神经网络电路的超低功耗负时序余量时序监测方法，涉及基于片上时序检测的自适应电压调节技术，属于集成电路低功耗设计的技术领域。本发明提供一种神经网络电路的超低功耗工作方法，通过在其关键路径特定位置插入时序监测单元，并设置部分电路工作在“负时序余量”下，从而使得系统可以进一步降低电压、压缩时序余量，获得更高的功耗收益。
神经网络电路功耗时序余量监测方法

[发明专利]一种适用于宽频率范围的高精度自适应时钟电路-CN202211055566.5在审
发明人：崔玉强;单伟伟 -专利权人：东南大学
申请日： 2022-08-31 - 公布日： 2022-11-25 - 主分类号： H03K5/156 文献下载
摘要：本发明公开一种适用于宽频率范围的自适应时钟电路，为自适应电压频率调节系统提供高精度的用于时钟拉伸的参考时钟，属于基本电子电路的技术领域。该电路包括时间数字转换器，可配置延迟链和码对码转换器三个部分。这三个部分的组合形成闭环负反馈调节，具有自适应时钟的功能。本发明采用了三种技术来实现超高精度：1)提出了一种多级电路级联的可配置延时链来拓宽其工作频率的范围。2)提出了一种超微调反相器单元来实现超精细的延时调整。3)提出了一种码对码转换器以实现配置码的快速转换。最终实现了自适应匹配时钟信号的频率和相位，并输出等相位差的推迟时钟。结果显示，该电路在精度上具有显著的优势。
一种适用于宽频范围高精度自适应时钟电路

[发明专利]基于输入向量分析和堆叠效应的低漏电单元电路设计方法-CN202210956745.X在审
发明人：邓李硕;单伟伟 -专利权人：东南大学
申请日： 2022-08-10 - 公布日： 2022-11-01 - 主分类号： G06F30/33 文献下载
摘要：本发明公开了一种基于输入向量分析和堆叠效应的低漏电单元电路设计方法，属于数字集成电路设计领域。进行晶体管各端口漏电占比分析；建立晶体管尺寸和漏电的关系；选择堆叠晶体管数目最大值；建立堆叠截止晶体管的漏电模型；建立不同输入向量下堆叠晶体管的漏电模型；根据目标单元电路在工作中的各种输入向量情况，进行分类讨论；寻找单元电路中的漏电路径并标注；寻找单元电路中的漏电功耗元件并标注；寻找单元电路中的公共漏电路径并标注；寻找单元电路中的关键漏电路径并标注。调整关键漏电路径中的晶体管尺寸；从输入向量控制出发调整晶体管位置；选择性增加堆叠晶体管。对改进后的电路进行仿真验证，确认无误后即可进行单元建库。
基于输入向量分析堆叠效应漏电单元电路设计方法

1
2
3
4
5
6
下一页»
尾页
共 80 条