“H03K5/14”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果93个，建议您升级VIP下载更多相关专利

[发明专利]一种基于MMIC的延时线电路及其调试方法-CN202310174279.4在审
发明人：高显;侯伦;刘帅;武世英;郭丰强;刘海峰;苏辰飞;梁家铖;刘方罡;王杰;高晓冲;李帅;苏鹏生;李艳玲;胡占祥 -专利权人：中国电子科技集团公司第十三研究所
申请日： 2023-02-28 - 公布日： 2023-06-23 - 主分类号： H03K5/14 文献下载
摘要：本发明提供一种基于MMIC的延时线电路及其调试方法。该延时线电路包括：多个依次串联的延时模块；每个延时模块包括第一单刀双掷开关、参考支路、延时支路和第二单刀双掷开关；每个延时模块还包括多个沿延时支路分布的延时调整单元，其中，各延时调整单元上设有第一焊盘；延时支路上设有第二焊盘，其中，第二焊盘用于在调试延时线电路时，基于实测延时量与设计值的差异，通过金丝键合与相应数量的延时调整单元的第一焊盘连接。本发明能够通过切换各参考支路、延时支路的开关组合状态，实现多位延时量。同时延时支路可在调试时通过金丝键合连接一定数量的延时调整单元消除相位误差，减少了多位延时线电路相位误差波动、提高了整体延时精度。
一种基于 mmic 延时电路及其调试方法

[发明专利]一种小面积全数字可编程延迟电路-CN202211684225.4在审
发明人：刘亚东;庄志青;胡红明 -专利权人：灿芯半导体（上海）股份有限公司
申请日： 2022-12-27 - 公布日： 2023-05-30 - 主分类号： H03K5/14 文献下载
摘要：本发明公开了一种小面积全数字可编程延迟电路，属于延时电路技术领域，包含一条延时线，所述延时线由多个结构相同的延时单元组成，多个结构延时单元之间依次级联，每个延时单元均设有TR接口、in接口、pass接口、ret接口和out接口；本发明采用全数字电路实现延迟电路，只需要数字方式的布局布线，就可以移植到另外一个制程，只采用一个反相器和3个异或门搭建一个延迟单元，具有低功耗，面积小，方便控制等特点，可以广泛的应用于DDR，ONFI，eMMC，SDIO，PSRAM，QDR，RLDRAM物理层的电路设计之中。
一种面积数字可编程延迟电路

[发明专利]基于延迟时间以实现电路ZVS的方法及系统-CN201611181480.1有效
发明人：池上洋;尼古拉斯·巴锡尔;伊山·夏;李映芳;郭千红 -专利权人：赫高餐饮设备(苏州)有限公司
申请日： 2016-12-20 - 公布日： 2023-04-07 - 主分类号： H03K5/14 文献下载
摘要：本发明提供了基于延迟时间以实现电路ZVS的方法及系统，包括：对单管感应加热主电路和单管感应加热自激振荡电路进行分析，使单管感应加热自激振荡电路在开通点增加延迟时间，当延迟时间满足第一预设条件时，根据第一预设条件和绝缘栅双极型晶体管IGBT的开通条件，使延迟时间满足第二预设条件，其中，第一预设条件包括第一阈值时间Δt和第二阈值时间tm；根据第一阈值时间Δt和第二阈值时间tm获得最小极值Δt0和最大极值tm0；根据最小极值Δt0和最大极值tm0，使延迟时间在全范围满足第三预设条件，从而使单管感应加热自激振荡电路在零点电压开通。本发明增加了单管感应加热自激振荡电路的ZVS实现范围，降低了成本。
基于延迟时间实现电路 zvs 方法系统

[发明专利]一种宽输入范围的时间放大器-CN202211581604.0在审
发明人：张明 -专利权人：江苏润石科技有限公司
申请日： 2022-12-08 - 公布日： 2023-03-31 - 主分类号： H03K5/14 文献下载
摘要：本发明公开了一种宽输入范围的时间放大器，涉及模拟集成电路技术领域，通过时间放大延迟线、时间补偿延迟线以及脉冲合并电路的设置，基于可变延迟控制，采用时间放大感应与时间做差方案，能够实现对输入时间差的感应与放大；同时通过调整可变延迟单元级数N，能够改变时间输入范围，通过改变可变延迟单元中MOS管的宽长比K，能够改变时间放大器的增益，从而在保证紧凑面积无需额外校准电路的前提下，具有更宽的输入范围与较更好的线性度，同时增益也可以方便的进行调整。
一种输入范围时间放大器

[发明专利]用于消除DLL使用LDU单元带来毛刺的系统及方法-CN201910591493.3有效
发明人：苏志刚;王海力;陈子贤;马明 -专利权人：京微齐力(北京)科技有限公司
申请日： 2019-07-02 - 公布日： 2023-01-20 - 主分类号： H03K5/14 文献下载
摘要：本发明公开了一种用于消除DLL使用LDU单元带来毛刺的系统。包括B2T延迟电路和DCDL。该延迟电路包括：延迟单元、或非门、与非门、反相器和缓冲器。一种用于消除DLL使用LDU单元带来毛刺的方法，包括下列步骤：对B2T产生的温度计码进行延迟处理，使处理后的温度计码慢于未处理的温度计码时间间隔td3；将处理后的温度计码与未处理的温度计码进行或非运算后取反得到第一控制信号；将处理后的温度计码与未处理的温度计码进行与非运算后得到第二控制信号；通过第一控制信号和第二控制信号控制DCDL的LDU激活数目。通过动态延迟控制码，消除了LDU进行信号延迟处理的过程中，切换控制码带来的输出信号上的毛刺。
用于消除 dll 使用 ldu 单元带来毛刺系统方法

[实用新型]一种谐波发生器-CN202220546808.X有效
发明人：黄俊淮;左烈 -专利权人：成都金武科技有限公司
申请日： 2022-03-14 - 公布日： 2022-07-12 - 主分类号： H03K5/145 文献下载
摘要：本实用新型公开了一种谐波发生器，包括依次电性连接的衰减器、放大器、滤波器、输入匹配网络和梳状谱脉冲发生器。该谐波发生器通过输入1路500MHz射频信号，输出一路包含多次谐波的输出频率范围为：500M‑18000MHz，间隔500MHz射频信号，输出功率为：18G≥‑20dBm。
一种谐波发生器

[发明专利]一种应用于流水线型TDC的脉冲序列时间放大器-CN202210389404.9在审
发明人：来新泉;刘明明;彭志远;李继生;李文岑 -专利权人：西安水木芯邦半导体设计有限公司
申请日： 2022-04-13 - 公布日： 2022-06-28 - 主分类号： H03K5/14 文献下载
摘要：本发明公开了一种应用于流水线型时间数字转换器的高性能脉冲序列时间放大器，包括延时单元(1)，脉冲复制单元(2)，输出单元(3)。延时单元(1)，用于完成对输入脉冲信号的延时，为避免输出脉冲间相互遮挡，该延时时间大于输入脉冲的脉冲宽度；脉冲复制单元(2)，用于对缓冲器输出的脉冲信号进行复制叠加；输出单元(3)，用于实现对脉冲复制单元(2)输出的信号再次进行电平反转和叠加，得到最终的脉冲序列输出，实现时间放大的功能。本发明中的脉冲序列时间放大器相较于传统的脉冲序列时间放大器，通过降低逻辑门的输入维数，减小了输出脉冲的失真度，提高了输入脉冲信号的复制精度，改善了传统时间放大器的非线性问题，且具有很强的扩展性和移植性。
一种应用于流水线型 tdc 脉冲序列时间放大器

[发明专利]可配置的延迟线-CN201810172096.8有效
发明人： A·马丁内兹 -专利权人：意法半导体(鲁塞)公司
申请日： 2018-03-01 - 公布日： 2022-06-21 - 主分类号： H03K5/14 文献下载
摘要：一种延迟元件，包括第一XOR逻辑门和第二XOR逻辑门。第一XOR逻辑门的第一输入定义输入端子。第二XOR逻辑门的第一输入连接到第一XOR逻辑门的输出。第二XOR逻辑门的输出定义输出端子。第一和第二XOR逻辑门的第二输入连接到第二输入端子。
配置延迟线

[发明专利]集成时钟门控调节方法、系统及电路-CN202210283503.9在审
发明人：刘玉琰;赵胜华;霍津哲 -专利权人：上海安路信息科技股份有限公司
申请日： 2022-03-22 - 公布日： 2022-06-14 - 主分类号： H03K5/14 文献下载
摘要：本发明提供了一种集成时钟门控调节方法，包括获取集成时钟门控单元输出至所述集成时钟门控单元扇出器件的时钟延时，将所述集成时钟门控单元的使能端信号延迟所述时钟延时，以完成集成时钟门控调节，根据时钟延时延迟所述集成时钟门控单元的使能端信号，进而降低了所述集成时钟门控单元的时序收敛难度。本发明还公开了一种集成时钟门控调节系统和集成时钟门控电路。
集成时钟门控调节方法系统电路

[发明专利]转移状态输出装置、时间数字转换器以及A/D转换电路-CN202111415750.1在审
发明人：轰原正义 -专利权人：精工爱普生株式会社
申请日： 2021-11-25 - 公布日： 2022-05-31 - 主分类号： H03K5/14 文献下载
摘要：本发明提供了一种转移状态输出装置、时间数字转换器以及A/D转换电路。转移状态输出装置具备：环状振荡电路；状态机，根据所述环状振荡电路的状态变化而状态发生变化；转移状态获取部，与基准信号同步地获取并保持包括从所述环状振荡电路输出的信号和从所述状态机输出的信号的状态信息；以及内部状态算出部，基于所述转移状态获取部保持的所述状态信息，算出与所述环状振荡电路的状态变化的次数相对应的内部状态，从所述内部状态从第一内部状态转移到第二内部状态起到再次转移到所述第一内部状态为止的时间比更新所述转移状态获取部保持的所述状态信息的时间的间隔长。
转移状态输出装置时间数字转换器以及转换电路

[发明专利]可变延迟电路和半导体集成电路-CN201980097511.0在审
发明人：冲之井理典 -专利权人：株式会社索思未来
申请日： 2019-06-21 - 公布日： 2022-02-01 - 主分类号： H03K5/14 文献下载
摘要：一种可变延迟电路，具有：第1延迟电路，包括能够对将接收到的信号返回输入侧还是转发至输出侧进行切换的多个第1延迟元件；及第2延迟电路，包括与第1延迟元件相同的第2延迟元件和具有与第1延迟元件相同的功能且延迟时间比第1延迟元件还长的多个第3延迟元件。第1延迟电路的第一级的第1延迟元件与第2延迟电路的第一级的第2延迟元件串联连接。此外，通过使第1延迟电路和第2延迟电路中的一个所接收到的输入信号延迟预定时间而得的延迟信号从第1延迟电路和第2延迟电路中的另一个输出。由于通过第一级的第1延迟元件和第2延迟元件可设定最小延迟量，所以在能够调整大范围延迟量的可变延迟电路中可提高延迟量较小时的精度。
可变延迟电路半导体集成电路

[发明专利]延迟时间线性可控电路、芯片及电子设备-CN202111228684.7在审
发明人：王伟 -专利权人：上海先之路微电子科技有限公司
申请日： 2021-10-21 - 公布日： 2021-12-24 - 主分类号： H03K5/14 文献下载
摘要：本申请公开一种延迟时间线性可控电路、芯片和一种电子设备，延迟时间电路包括:基准电流产生模块，用于产生与一限流电阻的阻值大小成反比的一基准电流；电流源模块，连接基准电流产生模块的输出端，用于在一具有特定占空比的时钟控制信号控制下，对基准电流进行积分控制，输出占空比随时钟控制信号占空比变化的脉冲式的充电电流；延时模块，包括一电容和延时单元，电容的第一端接地，第二端连接至电流源模块的充电电流的输出端，延时单元连接至电容的第二端，用于根据所述电容的电压变化，在电容的电压达到参考电压后，输出延时信号，电容电压单次达到参考电压时的充电时间对应于单次延迟时间。上述电路的延迟时间线性可调，且可调范围和精度较高。
延迟时间线性可控电路芯片电子设备

[发明专利]自适应调整相位延迟的方法及装置-CN201710437084.9有效
发明人：于冬娥 -专利权人：扬智科技股份有限公司
申请日： 2017-06-09 - 公布日： 2021-11-12 - 主分类号： H03K5/14 文献下载
摘要：本发明实施例提供一种自适应调整相位延迟的方法及装置。所述方法及装置，可以是借由根据不同的接口特性以来自行设计所预定的延迟量，并且利用具有与一延迟链相同设计的参考延迟链，以得出与该预定的延迟量匹配所需的步阶数目，并且在已知此延迟链于运行期间的实际步阶数目后，根据此两步阶数目的差值，以决定是否调整此延迟链的实际步阶数目。
自适应调整相位延迟方法装置

[发明专利]延迟电路和相位插值器-CN202011072720.0在审
发明人：朴智焕;文峻一;尹炳国;朴明宰 -专利权人：爱思开海力士有限公司
申请日： 2020-10-09 - 公布日： 2021-10-19 - 主分类号： H03K5/14 文献下载
摘要：本公开涉及一种延迟电路和相位差值器。该延迟电路包括第一延迟线路，该第一延迟线路适用于以基于延迟控制代码而被调节的延迟值，来延迟第一时钟；延迟控制电路，该延迟控制电路适用于将通过该第一延迟线路而被延迟的第一时钟的相位与第二时钟的相位进行比较，以生成该延迟控制代码；以及第二延迟线路，该第二延迟线路基于延迟控制代码而具有对应于第一延迟线路的延迟值的一半的延迟值。
延迟电路相位插值器

[实用新型]一种延时器模块-CN202120752424.9有效
发明人：张先锋;刘洛琨;张洪刚;黄文龙;程浩洋;张帅彪 -专利权人：广东信研电子科技有限公司
申请日： 2021-04-14 - 公布日： 2021-10-19 - 主分类号： H03K5/14 文献下载
摘要：本实用新型公开了一种延时器模块，包括电压转换电路、第一功率放大器电路、延时单元第一级电路、延时单元第二级电路、均衡器电路、可调衰减器电路、延时单元第三级电路、延时单元第四级电路、第二功率放大器电路和控制电路，所述电压转换电路由芯片U3组成，芯片U3的3脚连接电容C5后，接5V输入电压，芯片U3的2脚连接电容C6后，输出3.3V电压，所述第一功率放大器电路由芯片U13组成。本延时器模块，可以根据延时需求灵活设计各级延时量，通过组合，可以满足不同延时量的需求。
一种延时器模块

1
2
3
4
5
6
7
下一页»
尾页
共 93 条