[发明专利]灵敏放大器、存储器和灵敏放大器的控制方法有效
| 申请号： | 202010734502.2 | 申请日： | 2020-07-27 |
| 公开（公告）号： | CN111863052B | 公开（公告）日： | 2022-11-01 |
| 发明（设计）人： | 卢文娟;赵阳扩;何军;李新;应战;曹堪宇;彭春雨;吴秀龙;蔺智挺;陈军宁 | 申请（专利权）人： | 安徽大学;长鑫存储技术有限公司 |
| 主分类号： | G11C7/08 | 分类号： | G11C7/08;G11C7/06 |
| 代理公司： | 北京律智知识产权代理有限公司 11438 | 代理人： | 王辉;阚梓瑄 |
| 地址： | 230601 安徽*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开提供了一种灵敏放大器、存储器和灵敏放大器的控制方法，涉及半导体存储器技术领域。该灵敏放大器包括：放大模块，放大模块用于读取第一位线或第二位线上存储单元的数据；第一偏移电压存储单元和第二偏移电压存储单元，分别与放大模块电连接；其中，在读取第一位线上存储单元中数据的情况下，在灵敏放大器的偏移消除阶段，灵敏放大器被配置为将灵敏放大器的偏移电压存储在第一偏移电压存储单元中；在读取第二位线上存储单元中数据的情况下，在灵敏放大器的偏移消除阶段，灵敏放大器被配置为将灵敏放大器的偏移电压存储在第二偏移电压存储单元中。本公开可以实现灵敏放大器的偏移消除。 | ||
| 搜索关键词： | 灵敏 放大器 存储器 控制 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于安徽大学;长鑫存储技术有限公司，未经安徽大学;长鑫存储技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010734502.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 抗辐射加固预放电型灵敏放大器及其控制方法-202310637654.4
- 曹安妮;李鑫;张彦龙;王亮;赵元富 - 北京微电子技术研究所;北京时代民芯科技有限公司
- 2023-05-31 - 2023-10-10 - G11C7/08
- 本发明属于非易失新型存储领域，具体涉及了一种抗辐射加固预放电型灵敏放大器及其控制方法，旨在解决现有的存储单元外围基于MOS管的电路仍然对空间辐射效应敏感的问题。本发明包括：预先放电部分通过第一传感支路和第二传感支路连接至充电传感部分；充电传感部分包括PMOS管PM0和PM1并连接至V
- 存储器系统中的并发补偿-202211685136.1
- H·V·加达姆塞蒂 - 美光科技公司
- 2022-12-27 - 2023-06-30 - G11C7/08
- 本申请案涉及存储器系统中的并发补偿。一种实例方法可用于在存储器阵列中执行并发补偿。所述实例方法可包含解码对应于存储器阵列垫的第一行区段的相应首要存储器单元行的首要行地址以提供首要区段信号，且响应于确定所述首要行地址与有缺陷的首要行地址匹配，提供对应于所述存储器阵列垫的第二行区段的相应冗余存储器单元行的冗余区段信号。响应于所述首要区段信号，在耦合到所述第一行区段的第一感测电路系统上启动第一阈值电压补偿操作；及响应于所述冗余区段信号指示有缺陷的首要行，与所述第一阈值电压补偿操作并发地在耦合到所述第二行区段的第二感测电路系统上启动第二阈值电压补偿操作。
- 补偿跳脱电压的变化的存储器装置及其读取方法-201710888700.2
- 金采勋;姜奎满;劝兑哄;李泰润;千镇泳 - 三星电子株式会社
- 2017-09-27 - 2023-05-23 - G11C7/08
- 一种补偿跳脱电压的变化的存储器装置及其读取方法。操作存储器装置的方法包括：通过对存储器装置的页缓冲器内的读出锁存器的跳脱电压进行采样来将页缓冲器内的读出节点至少部分地充电至第一预充电电压。因此，读出节点的电压从第一预充电电压被升压到更高的第二预充电电压。然后，在读出节点根据所述存储器装置的存储器单元中的数据对读出节点的电压进行开发。经开发的电压随后被传送到读出锁存器，使得由读出锁存器存储的数据反映存储在存储器单元中的数据的值。
- 半导体装置及电子设备-202180062455.4
- 山崎舜平;木村肇;鱼地秀贵;宫口厚;井上达则 - 株式会社半导体能源研究所
- 2021-09-13 - 2023-05-09 - G11C7/08
- 提供一种能够进行非破坏读出的低功耗半导体装置。该半导体装置包括具有第一晶体管及第一FTJ元件的第一电路、具有第二晶体管及第二FTJ元件的第二电路。第一晶体管的第一端子与第一FTJ元件的输出端子电连接，第二晶体管的第一端子与第二FTJ元件的输入端子电连接。此外，第一晶体管的第二端子及第二晶体管的第二端子与读出电路电连接。作为数据写入方法，对第一FTJ元件及第二FTJ元件各自的输入端子‑输出端子间施加电压，使得第一FTJ元件及第二FTJ元件发生极化。作为数据读出方法，将流过第一FTJ元件及第二FTJ元件的差分电流输入到读出电路。
- 半导体装置以及电子设备-202180061509.5
- 山崎舜平;木村肇;国武宽司;惠木勇司;井坂史人 - 株式会社半导体能源研究所
- 2021-09-09 - 2023-05-05 - G11C7/08
- 提供一种功耗得到降低且能够进行非破坏性读出的半导体装置。该半导体装置包括第一晶体管、第一FTJ元件以及第二FTJ元件。第一晶体管的第一端子与第一FTJ元件的输出端子及第二FTJ元件的输入端子电连接。当写入数据时，根据数据在第一FTJ元件及第二FTJ元件的每一个中引起极化。当读出数据时，对第一FTJ元件的输出端子与第二FTJ元件的输入端子之间供应极化不变的程度的电压。此时，使第一晶体管成为开启状态，由此流过第一FTJ元件的电流与流过第二FTJ元件的电流之差分电流流过第一晶体管。通过使用读出电路等取得该差分电流，可以读出写入在第一FTJ元件及第二FTJ元件中的数据。
- 数据传输电路及存储器-202110963315.6
- 武贤君;尚为兵;石小庆 - 长鑫存储技术有限公司
- 2021-08-20 - 2023-02-21 - G11C7/08
- 本申请涉及一种数据传输电路及存储器，包括感测放大电路、第一子放电通路、第二子放电通路及放电调节单元，感测放大电路用于根据其第一端的信号、第二端的信号生成放大信号；第一子放电通路用于在读取状态时，根据所述第一数据线的信号对所述第一端向放电端进行放电；第二子放电通路用于在读取状态时，根据所述放电调节信号对所述第二端向放电端进行放电；放电调节单元与所述第二子放电通路及控制信号均电连接，且不与所述第一子放电通路电连接，用于根据所述控制信号生成所述放电调节信号，以调节所述第二子放电通路的放电能力。本申请提高了数据传输电路的抗干扰能力及数据传输效率。
- 灵敏放大器及控制方法-202211348875.1
- 武贤君;李明浩 - 长鑫存储技术有限公司
- 2022-10-31 - 2023-02-03 - G11C7/08
- 本申请提供一种灵敏放大器及控制方法，包括感测模块和均衡模块，感测模块的第一输入端连接位线，第二输入端连接互补位线，均衡模块的第一端连接感测模块的读出互补位线，第二端连接感测模块的读出位线，第三端连接预充电电源端，控制端接收第一控制信号和第二控制信号。在电荷共享阶段的初始阶段，均衡模块先消除读出互补位线和读出位线在偏差消除阶段产生的电压差，而后响应第二控制信号，将读出互补位线和读出位线的电压驱动至预充电电压。则感测模块能够在电压差被均衡模块消除之后，响应于隔离控制信号，将位线和互补位线上的电压值，准确地共享至读出互补位线和读出位线，保证灵敏放大器放大输出的结果的准确性。
- 灵敏放大器、存储器和灵敏放大器的控制方法-202010733146.2
- 彭春雨;王子健;卢文娟;吴秀龙;何军;李新;应战;曹堪宇;蔺智挺;陈军宁 - 安徽大学;长鑫存储技术有限公司
- 2020-07-27 - 2022-11-22 - G11C7/08
- 本公开提供了一种灵敏放大器、存储器和灵敏放大器的控制方法，涉及半导体存储器技术领域。该灵敏放大器包括：放大模块，被配置为当灵敏放大器处于放大阶段时，对位线或参考位线传输的电压进行放大；第一开关模块，被配置为当灵敏放大器针对位线进行读操作且灵敏放大器处于放大阶段时，控制放大模块与参考位线断开。本公开可以减小灵敏放大器的功耗。
- 用于生成读控制信号的控制电路、存储器-202211038306.7
- 徐依然;马继荣 - 北京紫光青藤微系统有限公司
- 2022-08-29 - 2022-11-18 - G11C7/08
- 本申请涉及电路控制技术领域，公开一种用于生成读控制信号的控制电路及存储器。该控制电路在电源电压VCC变大时，延时反相电压V
- 灵敏放大器、存储器和灵敏放大器的控制方法-202010734507.5
- 吴秀龙;赵丽;赵阳扩;何军;李新;应战;曹堪宇;卢文娟;彭春雨;蔺智挺;陈军宁 - 安徽大学;长鑫存储技术有限公司
- 2020-07-27 - 2022-11-01 - G11C7/08
- 本公开提供了一种灵敏放大器、存储器和灵敏放大器的控制方法，涉及半导体存储器技术领域。该灵敏放大器包括：放大模块；偏移电压存储单元，与放大模块电连接，用于在灵敏放大器的偏移消除阶段，存储放大模块的偏移电压；负载补偿单元，与放大模块电连接，用于在灵敏放大器的放大阶段，补偿所述放大模块的负载的差异。本公开可以提高灵敏放大器读取数据的准确性。
- 灵敏放大器、存储器和灵敏放大器的控制方法-202010811687.2
- 彭春雨;葛骏林;何军;应战;李新;曹堪宇;卢文娟;蔺智挺;吴秀龙;陈军宁 - 安徽大学;长鑫存储技术有限公司
- 2020-08-13 - 2022-11-01 - G11C7/08
- 本公开提供了一种灵敏放大器、存储器和灵敏放大器的控制方法，涉及半导体存储器技术领域。灵敏放大器包括：放大模块；控制模块，与放大模块电连接；其中，在灵敏放大器的失调补偿阶段，控制模块用于将放大模块配置为包括二极管结构、电流镜结构和输入输出相连的反相器；在灵敏放大器的第一放大阶段，控制模块用于将放大模块配置为反相器。本公开可以实现灵敏放大器的失调补偿，进而提高半导体存储器的性能。
- 灵敏放大器、存储器和灵敏放大器的控制方法-202010902476.X
- 蔺智挺;温光雷;何军;应战;李新;曹堪宇;卢文娟;彭春雨;吴秀龙;陈军宁 - 安徽大学;长鑫存储技术有限公司
- 2020-09-01 - 2022-11-01 - G11C7/08
- 本公开提供了一种灵敏放大器、存储器和灵敏放大器的控制方法，涉及半导体存储器技术领域。灵敏放大器包括：放大模块；用于读取存储单元的数据；控制模块，与放大模块电连接；其中，在灵敏放大器的第一失调补偿阶段，控制模块用于将放大模块配置为包括第一反相器和第二反相器，第一反相器和第二反相器均为输入输出相连的反相器；在灵敏放大器的第二失调补偿阶段，控制模块用于将放大模块配置为包括电流镜结构。本公开可以实现灵敏放大器的失调补偿，进而提高半导体存储器的性能。
- 灵敏放大器、存储器和灵敏放大器的控制方法-202010734502.2
- 卢文娟;赵阳扩;何军;李新;应战;曹堪宇;彭春雨;吴秀龙;蔺智挺;陈军宁 - 安徽大学;长鑫存储技术有限公司
- 2020-07-27 - 2022-11-01 - G11C7/08
- 本公开提供了一种灵敏放大器、存储器和灵敏放大器的控制方法，涉及半导体存储器技术领域。该灵敏放大器包括：放大模块，放大模块用于读取第一位线或第二位线上存储单元的数据；第一偏移电压存储单元和第二偏移电压存储单元，分别与放大模块电连接；其中，在读取第一位线上存储单元中数据的情况下，在灵敏放大器的偏移消除阶段，灵敏放大器被配置为将灵敏放大器的偏移电压存储在第一偏移电压存储单元中；在读取第二位线上存储单元中数据的情况下，在灵敏放大器的偏移消除阶段，灵敏放大器被配置为将灵敏放大器的偏移电压存储在第二偏移电压存储单元中。本公开可以实现灵敏放大器的偏移消除。
- 灵敏放大器、存储器和灵敏放大器的控制方法-202010733096.8
- 彭春雨;王子健;卢文娟;吴秀龙;何军;李新;应战;曹堪宇;蔺智挺;陈军宁 - 安徽大学;长鑫存储技术有限公司
- 2020-07-27 - 2022-11-01 - G11C7/08
- 本公开提供了一种灵敏放大器、存储器和灵敏放大器的控制方法，涉及半导体存储器技术领域。该灵敏放大器包括：放大模块，用于读取位线或参考位线上存储单元的数据；第一开关模块，被配置为当灵敏放大器针对位线读第一状态且灵敏放大器处于放大阶段时，控制放大模块与参考位线断开；当灵敏放大器针对位线读第二状态且灵敏放大器处于放大阶段时，控制放大模块与参考位线连接。本公开可以减小灵敏放大器的功耗。
- 灵敏放大器、存储器和灵敏放大器的控制方法-202010733140.5
- 彭春雨;赵阳扩;卢文娟;吴秀龙;蔺智挺;陈军宁;李新;季汝敏;何军;应战 - 安徽大学;长鑫存储技术有限公司
- 2020-07-27 - 2022-10-28 - G11C7/08
- 本公开提供了一种灵敏放大器、存储器和灵敏放大器的控制方法，涉及半导体存储器技术领域。该灵敏放大器包括：放大模块；偏移电压存储单元，与放大模块电连接；其中，在灵敏放大器的偏移消除阶段，灵敏放大器被配置为包含电流镜结构，以将放大模块的偏移电压存储在偏移电压存储单元中。本公开可以实现灵敏放大器的偏移消除。
- 灵敏放大器、存储器和灵敏放大器的控制方法-202010811719.9
- 卢文娟;葛骏林;何军;应战;李新;曹堪宇;彭春雨;蔺智挺;吴秀龙;陈军宁 - 安徽大学;长鑫存储技术有限公司
- 2020-08-13 - 2022-10-28 - G11C7/08
- 本公开提供了一种灵敏放大器、存储器和灵敏放大器的控制方法，涉及半导体存储器技术领域。灵敏放大器包括：放大模块；控制模块，与放大模块电连接；其中，在读取第一位线上存储单元中数据的情况下，在灵敏放大器的失调补偿阶段，控制模块用于将放大模块配置为包括第一二极管结构、第一电流镜结构和输入输出相连的第一反相器；在读取第二位线上存储单元中数据的情况下，在灵敏放大器的失调补偿阶段，控制模块用于将放大模块配置为包括第二二极管结构、第二电流镜结构和输入输出相连的第二反相器。本公开可以实现灵敏放大器的失调补偿，进而提高半导体存储器的性能。
- 使用感测放大器和中间电路系统执行操作的设备和方法-202080043322.8
- G·E·胡申;H·孙;R·C·墨菲 - 美光科技公司
- 2020-06-05 - 2022-07-08 - G11C7/08
- 描述与在存储器装置内执行操作相关的系统、设备和方法。可使用在分布在所述存储器装置的多个感测放大器之中的多个感测放大器中锁存的数据来执行此类操作。例如，可确定在所述多个感测放大器之中的存储与所述操作相关联的数据的那些感测放大器，并且可将所述数据从所确定的感测放大器选择性地发送到操作单元，在所述操作单元中执行所述操作。可在不影响向所述多个感测放大器请求数据的后续读取命令的情况下进行所述操作。
- 用于存储器器件的具有可控下拉能力的放大器-202111511594.9
- 褚炜路;黄志琪;潘栋 - 美光科技公司
- 2021-12-06 - 2022-06-21 - G11C7/08
- 本申请涉及一种用于存储器器件的具有可控下拉能力的放大器。存储器器件可以包含存储器阵列和电源电路，所述电源电路为所述存储器阵列中的部件生成内部信号。所述电源电路可以包含放大器和与所述放大器耦合的功率晶体管。所述放大器的下拉能力可以使用基于参考信号与所述内部信号之间的差值的外部信号来控制。所述电源电路还可以包含比较器，所述比较器与所述放大器耦合并且被配置为将所述参考信号与所述内部信号进行比较。所述比较器的部件可以与所述放大器的部件集成，可以共享偏置电路，并且可以使用所述放大器内的节点来控制所述比较器。由所述比较器输出的信号可以控制所述放大器的所述下拉能力。
- 灵敏放大器电路-202011250728.1
- 韩孟林;张梦迪;刘明月;王韬 - 中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造（上海）有限公司
- 2020-11-11 - 2022-05-13 - G11C7/08
- 本申请提供一种灵敏放大器电路，所述灵敏放大器电路包括：采样模块，采集并存储通路的电流；控制模块，与所述采样模块相连且连接处为放大输出端，用于控制所述采样模块进行电流采集操作或对所述放大输出端进行充放电操作；数据与参考通路模块，与所述采样模块一同对所述放大输出端进行充放电操作，所述数据与参考通路模块包括与所述控制模块相连的数据通路和两路参考通路；锁存与比较模块，与所述放大输出端相连，锁存并输出最终数据。本申请技术方案的灵敏放大器电路具有较高的裕度。
- 用于存储器阵列的电路系统借取-202080054469.7
- 安德烈亚·马丁内利;弗朗切斯科·马斯特罗扬尼;中井清吉 - 美光科技公司
- 2020-07-06 - 2022-03-11 - G11C7/08
- 本发明描述用于存储器阵列中的电路系统借取的方法、系统及装置。在一个实例中，主机装置可将与第一存储器区段的数据相关联的存取命令传输到存储器装置。所述第一存储器区段可位于第二存储器区段与第三存储器区段之间。可使用与所述第一存储器区段相关联的驱动器及与所述第二存储器区段相关联的驱动器来操作由所述第一存储器区段及所述第二存储器区段共享的第一组电路系统。可使用与所述第一存储器区段相关联的驱动器及与所述第三存储器区段相关联的驱动器来操作由所述第一存储器区段及所述第三存储器区段共享的第二组电路系统。可基于操作所述第一组电路系统及所述第二组电路系统而执行存取操作。
- 用于利用可变定时生成感测放大器使能信号的电路-201710254245.0
- K·J·多里;V·库玛;A·库玛 - 意法半导体国际有限公司
- 2017-04-18 - 2022-01-28 - G11C7/08
- 本公开涉及用于利用可变定时生成感测放大器使能信号的电路。例如，一种感测放大器使能信号生成电路，包括耦合至存储器的虚拟位线的输入端。电压比较器电路将该虚拟位线上的电压与阈值电压进行比较并在该电压下降低于这个阈值电压时生成输出信号。多位计数器电路响应于该输出信号计数一个计数值。上拉电路响应于该输出信号对该虚拟位线上的该电压进行上拉。计数比较器电路将该计数值与计数阈值进行比较并在该计数值等于该计数阈值时生成感测放大器使能信号。
- 针对存储器设备的芯片选择信号读取操作的训练-201980095739.6
- 邬正龙;托尼亚·G·莫里斯;克里斯蒂娜·爵;丹尼尔·贝塞拉·佩雷斯;大卫·G·埃利斯 - 英特尔公司
- 2019-05-24 - 2021-11-30 - G11C7/08
- 可基于存储器设备所接收的CS信号的采样样本来确定向存储器设备提供的参考电压值和芯片选择(CS)信号时间延迟。可以针对各种参考电压以不同的时间延迟向存储器设备提供CS信号。来自存储器设备的CS信号的各种采样样本可指示CS信号的上升沿和下降沿的不同时间。可由CS信号的最迟出现的上升沿和最早出现的下降沿来生成复合信号眼。可基于与参考眼宽最接近的复合信号眼宽来选择参考电压值和时间延迟。
- 非易失性存储元件及具数据验证与重写功能的外围电路-201910971827.X
- 简妤珊 - 力旺电子股份有限公司
- 2019-10-14 - 2021-08-31 - G11C7/08
- 一种非易失性存储元件，包括：存储单元阵列、Y解码器、编程寄存器、感测放大器、验证电路与路径控制电路。存储单元阵列包括第一存储单元，连接至位线。Y解码器包括第一解码元件，连接于该位线与数据线之间。编程寄存器连接至该数据线，并产生控制电压至该第一存储单元。感测放大器连接至该数据线，并产生读取数据。验证电路连接至该感测放大器与该数据线，并产生重写数据。路径控制电路连接至该数据线，并接收写入数据与该重写数据。
- 静态随机存储器的读数据控制装置、控制方法及电子设备-202011152163.3
- 王子羽;姚其爽;孙燃 - 海光信息技术股份有限公司
- 2020-10-23 - 2021-08-13 - G11C7/08
- 本申请提供一种静态随机存储器的读数据控制装置、控制方法及电子设备。该装置包括灵敏放大器、锁存器和数据读出时序控制管；灵敏放大器的输入端与SRAM的存储单元的位线通过位选择传输管连接，灵敏放大器的输出端与锁存器的输入端连接；灵敏放大器用于将从SRAM的存储单元读出的数据信号进行放大，并将放大后的数据信号输入锁存器中；数据读出时序控制管与灵敏放大器的使能端和锁存器连接，用于控制读数据信号输出的时序；锁存器用于将放大后的数据信号进行锁存并根据时序输出读数据信号。本申请通过利用灵敏放大器的使能端控制数据时序控制管的通断，实现对读数据信号输出的时序的控制，进而使得读数据信号输出的时序与时钟信号的时序一致。
- 存储器装置中的信号开发高速缓冲存储-201980084212.3
- D·A·尤达诺夫;S·K·贾因 - 美光科技公司
- 2019-12-20 - 2021-07-30 - G11C7/08
- 本发明描述与存储器装置中的信号开发高速缓冲存储相关的方法、系统及装置。在一个实例中，根据所描述技术的存储器装置可包含存储器阵列、感测放大器阵列及信号开发高速缓冲存储器，所述信号开发高速缓冲存储器经配置以存储与可存储在所述存储器阵列处(例如，根据各种读取或写入操作)的逻辑状态(例如，存储器状态)相关联的信号(例如，高速缓冲存储器信号、信号状态)。在各种实例中，存取所述存储器装置可包含基于所述存储器装置的各种映射或操作而从所述信号开发高速缓冲存储器或所述存储器阵列或者两者存取信息。
- 半导体器件-201610887820.6
- 田中信二;藪内诚;良田雄太 - 瑞萨电子株式会社
- 2012-02-28 - 2021-06-04 - G11C7/08
- 本发明提供一种具有存储器的半导体器件，所述存储器在操作时序上的变化减少。例如，所述半导体器件设置有与位线正本并排布置的虚设位线和顺序耦合至所述虚设位线的列方向负载电路。各列方向负载电路设置有固定在截止状态的多个NMOS晶体管，所述多个NMOS晶体管中的预先确定的一些NMOS晶体管使源极和漏极适当地耦合至所述虚设位线中的任一个虚设位线。将伴随预先确定的NMOS晶体管的扩散层电容的负载电容加至所述虚设位线，并且对应于所述负载电容，设置从译码激活信号至虚设位线信号的延迟时间。当设置读出放大器的启动时序时，采用所述虚设位线信号。
- 存储器及感测参数确定方法-201710445168.7
- 沈震雷;威廉·H·拉德克 - 美光科技公司
- 2013-03-06 - 2021-04-23 - G11C7/08
- 本申请涉及存储器及感测参数确定方法。本发明揭示存储器装置及用于操作存储器的方法，其中所述方法包含过滤所述存储器的经感测数据的直方图，且使用经过滤直方图调整用以感测所述存储器的参数。过滤可通过平均或求和完成，且可包含对总和或平均值加权。
- 用于自我参考的匹配线感测的匹配线预充电架构-201710072642.6
- I·阿尔索夫斯基;M·T·弗拉加诺;T·M·马菲特;R·M·霍尔 - 马维尔亚洲私人有限公司
- 2017-02-10 - 2020-12-08 - G11C7/08
- 本发明涉及用于自我参考的匹配线感测的匹配线预充电架构。本发明揭示的是关于内容可寻址存储器(CAM,Content Addressable Memories)，并且尤其关于具有自我参考匹配线预充电及局部回授控制的可搜寻内容可寻址存储器结构及使用的方法。本发明揭示包含一种结构，该结构包含：感测线路，连接至感测装置；回授线路，在该感测线路的第一端点及第二端点之间的分接点处连接至该感测线路；以及局部预充电控制器，通过该回授线路连接至该分接点，以依据该回授线路的状态控制该感测线路的预充电。
- 具有分离预充电控制的高速伪双端口存储器-201680035805.7
- N·N·德塞;T·C·Y·郭;晶昌镐 - 高通股份有限公司
- 2016-05-18 - 2020-12-04 - G11C7/08
- 提供了一种伪双端口(PDP)存储器诸如PDP SRAM，独立地控制位线预充电和感测放大器预充电以提高存储器操作速度同时消除或减少急剧短路电流的放电。
- 一种基于内存计算的显示设备系统-201910321526.2
- 刘洋;艾凯旋;胡绍刚;于奇;韦虹宇 - 电子科技大学
- 2019-04-22 - 2020-10-23 - G11C7/08
- 本发明涉及内存计算硬件技术领域，尤其涉及一种基于内存计算的显示设备系统。本发明提供的基于内存计算的显示设备系统，将内存计算与显示设备相结合，将外部控制单元关于像素点颜色显示的控制功能转移到内存中进行，从而有效减少外部控制单元控制显示设备的时间、大幅度释放了外部控制单元的计算功能、极大提高外部控制单元的计算效率、降低运行功耗。
- 专利分类
