“胡绍刚”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果177个，建议您升级VIP下载更多相关专利

[发明专利]一种应用于图像识别领域的忆阻器感存算一体电路结构-CN202110378734.3有效
发明人： 胡绍刚;周桐;王宇婷;黄家;刘洋 -专利权人：电子科技大学
申请日： 2021-04-08 - 公布日： 2023-10-20 - 主分类号： G11C13/00 文献下载
摘要：本发明属于半导体器件与集成电路技术领域，提供一种应用于图像识别领域的忆阻器感存算一体电路结构，旨在利用具有光电特性和存储特性的忆阻器与CMOS集成电路进行单片集成，进而实现图像信息传感、存储及运算的完整过程。本发明充分利用了忆阻器的光电特性和存储特性，将忆阻器器件作为图像信息传感器件和存储单元，并结合相应的运算电路模块，实现了在单片上同时集成传感、存储与运算的电路功能模块；同时，本发明还结合二极管和MOS晶体管进行电路结构的优化。综上，本发明中应用于图像识别领域的忆阻器感存算一体电路结构能够用于图像传感、图像识别等应用领域，且具有体积小、速度快、功耗低、集成度高、成本低、抗干扰能力强的特点。
一种应用于图像识别领域忆阻器感存算一体电路结构

[发明专利]一种基于边缘计算的低小慢目标检测方法及跟踪系统-CN202210920753.9有效
发明人：刘益安;肖枭;胡绍刚;冉欢欢 -专利权人：电子科技大学重庆微电子产业技术研究院
申请日： 2022-08-02 - 公布日： 2023-09-26 - 主分类号： G06V10/82 文献下载
摘要：本发明属于低小慢目标检测领域，具体涉及一种基于边缘计算的低小慢目标检测方法及跟踪系统，该方法包括采集不同曝光度下不同目标的图像集，对图像集进行处理得到低小慢目标数据集；构建基于YOLOv5的轻量化检测网络，采用公开数据集进行训练，低小慢目标数据集进行测试；采用训练测试完成后的轻量化检测网络进行实时低小慢目标检测；本发明减少人工收集数据与处理数据的人力与时间成本，有利于获取更全面，更高质量的数据。
一种基于边缘计算低小慢目标检测方法跟踪系统

[发明专利]一种亚阈区低功耗存算一体CMOS电路结构-CN202011260920.9有效
发明人： 胡绍刚;雷谕霖;周桐;邓阳杰;刘洋;于奇 -专利权人：电子科技大学
申请日： 2020-11-12 - 公布日： 2023-07-18 - 主分类号： G11C11/419 文献下载
摘要：本发明属于计算机架构技术领域，具体来说是涉及一种亚阈区低功耗存算一体CMOS电路结构。本发明是MOSFET工作在亚阈区时的电流‑电压指数关系，使单个MOSFEET在不同的源漏电压VDS、栅源电压VGS下，输出不同大小的源漏电流IDsub，从而实现低功耗设计的同时完成源漏电压VDS与栅源电压VGS在电流模式下的加法运算。在6T SRAM的单比特存储模块结构的基础上，增加运算模块用于运算实现，增加读取控制模块用于运算结果的选择性读取。运算模块中有电流模式单管加法器等运算单元结构，根据亚阈区下电流‑电压所具有的指数关系,通过输入特定的Vin使其输出不同大小的电流。相比于传统的SRAM存储单元，在保持单元结构面积小的同时，使得数据在存储的同时可进行运算，实现了存算一体的功能。
一种亚阈区低功耗一体 cmos 电路结构

[发明专利]一种融合忆阻器的CMOS感存算一体电路结构-CN202011528529.2有效
发明人： 胡绍刚;张宗镒;周桐;于奇;刘洋 -专利权人：电子科技大学
申请日： 2020-12-22 - 公布日： 2023-06-30 - 主分类号： G11C16/10 文献下载
摘要：本发明属于图像传感技术与集成电路技术领域，具体涉及一种融合忆阻器的CMOS感存算一体电路结构。本发明主要包括CMOS有源像素单元模块、忆阻器存储模块、编写/擦除电路模块、求和运算电路模块、行驱动和列驱动电路模块。所述一种融合忆阻器的CMOS感存算一体电路结构用于实现在单片上集成传感电路与存算一体电路，并对传感电路采集的数据进行处理和运算，该方案可用于图像识别、图像处理等领域。相比于传统的存内计算电路，该融合忆阻器的CMOS感存算一体电路结构利用CMOS有源像素结构实现传感，并融合忆阻器作为存储与计算的单元，将传感与存内计算融为一体，能够极大地提高电路对传感数据的运算速度，且集成度高、结构简单、功耗低。
一种融合忆阻器 cmos 感存算一体电路结构

[发明专利]一种基于SRAM的并行乘加装置-CN201910988343.6有效
发明人： 胡绍刚;邓阳杰;乔冠超;刘洋;于奇 -专利权人：电子科技大学
申请日： 2019-10-17 - 公布日： 2023-06-20 - 主分类号： G06F7/544 文献下载
摘要：本发明属于集成电路技术领域，具体涉及一种基于SRAM的并行乘加装置。本发明的方装置包括控制器、移位寄存器、SRAM存内计算模块和放大输出模块；所述控制器用于对移位寄存器和SRAM存内计算模块进行逻辑控制；所述移位寄存器具有移位功能，并用于接收第一操作数，移位寄存器输出第一操作数到SRAM存内计算模块；所述SRAM存内计算模块接收移位寄存器输入的第一操作数和外部输入的第二操作数，在控制器控制下对第一操作数和第二操作数进行并行乘法加运算，SRAM存内计算模块的输出接放大输出模块的输入；放大输出模块将SRAM存内计算模块的计算结果进行信号放大并做幅度调整后输出。本发明的极大地提高了并行乘加运算速度、节约了运算操作数的存储空间。
一种基于 sram 并行装置

[发明专利]一种适用于神经形态硬件的脉冲神经网络压缩方法-CN202310244958.4在审
发明人：蒙立伟;乔冠超;马瑞辰;胡绍刚;刘洋;于奇 -专利权人：电子科技大学
申请日： 2023-03-14 - 公布日： 2023-05-30 - 主分类号： G06N3/082 文献下载
摘要：本发明属于计算机视觉和机器学习技术领域，尤其涉及一种适用于神经形态硬件的脉冲神经网络压缩方法。本发明通过综合利用脉冲神经网络中脉冲神经元的统计特性和脉冲卷积通道中批归一化层中的统计数据，在不额外增加过多冗余结构的基础上，实现了高效的模型压缩效果，并在模型微调阶段通过引入稀疏性提高了剪枝后模型的性能。相比于传统的神经网络剪枝技术，该适用于神经形态硬件的脉冲神经网络压缩方法可以有效减少脉冲神经网络的模型体积，减少模型运算量且保证脉冲神经网络在剪枝后的性能损失在可接受范围内甚至在特定压缩率下还实现了模型性能的提升。
一种适用于神经形态硬件脉冲神经网络压缩方法

[发明专利]一种适用于嵌入式设备的脉冲神经网络轻量化方法及系统-CN202310273599.5在审
发明人： 胡绍刚;蒙立伟;乔冠超;刘洋 -专利权人：电子科技大学
申请日： 2023-03-20 - 公布日： 2023-05-23 - 主分类号： G06N3/049 文献下载
摘要：本发明属于计算机视觉和机器学习技术领域，尤其涉及一种适用于嵌入式设备的脉冲神经网络轻量化方法及系统。本发明的适用于嵌入式设备的脉冲神经网络轻量化方法，通过利用知识蒸馏技术，将一个复杂的人工神经网络学习到的知识迁移到一个混合脉冲神经网络中，实现了脉冲神经网络的小型化轻量化。本发明将蒸馏后的脉冲神经网络模型通过参数聚类和Tensorrt转换，大幅度提高了模型推理速度，实现了脉冲神经网络的高效运行。本发明公开的适用于嵌入式设备的脉冲神经网络轻量化系统，通过将轻量化后的脉冲神经网络部署到嵌入式设备上，实现实时采集图像，实时推理并将推理结果实时通过显示模块进行输出，实现了脉冲神经网络在嵌入式设备上实时运行。
一种适用于嵌入式设备脉冲神经网络量化方法系统

[发明专利]一种低功耗的并串转换电路-CN202210001806.7有效
发明人：王俊杰;胡浩;杨晶;胡绍刚;于奇;刘洋 -专利权人：电子科技大学
申请日： 2022-01-04 - 公布日： 2023-05-12 - 主分类号： H03M9/00 文献下载
摘要：本发明属于数字通信集成电路领域，具体涉及一种低功耗的并串转换电路。本发明将传统并串转换电路拆分为驱动电路和输出电路，采用触发器实现，通过调整触发器的连接方式、使能信号和增加三态门，降低了并行数据在转为串行输出时要经过的触发器数量，减小了数据传递出错的概率，从而降低了并串转换电路的功耗；并且提出将三态门和触发器进一步集成的方式，降低整个集成电路的面积，从功耗和面积两方面提高电路的性能。
一种功耗转换电路

[发明专利]一种用于红外感存算电路的非均匀矫正方法和装置-CN202310067408.X在审
发明人：乔冠超;温礼龙;张逍洋;胡绍刚 -专利权人：电子科技大学
申请日： 2023-01-16 - 公布日： 2023-05-09 - 主分类号： G06F15/78 文献下载
摘要：本发明属于集成电路与半导体器件技术领域，尤其是涉及一种用于红外感存算电路的非均匀矫正方法和装置。本发明用于消除基于红外的感存算一体电路中存在的误差，对红外传感器存在的偏差，以及工艺、环境产生的噪声等进行校正，保证电路的计算精度。本发明所述的非均匀矫正方法利用算法方式将红外探测器因电压产生的偏差提前编码到神经网络权值中，并利用晶体管的输出特性，达到软硬件协同消除误差的目的，此外，本发明还在感存算单元的输出端设置了数字非均匀矫正模块，用来消除热噪声和其他电路噪声。
一种用于外感电路均匀矫正方法装置

[发明专利]一种红外感存算一体像素突触电路及其控制方法-CN202211534831.8在审
发明人： 胡绍刚;温礼龙;乔冠超;李泽鑫;刘洋 -专利权人：电子科技大学
申请日： 2022-12-02 - 公布日： 2023-05-09 - 主分类号： G06F15/78 文献下载
摘要：本发明属于半导体器件与集成电路技术领域，具体涉及一种红外感存算一体像素突触电路及其控制方法。本发明的电路中的单个像素突触单元包含对称的并联晶体管、感知光强的红外探测器电阻和部署神经网络权值的SRAM。本发明利用光电探测器容易与存储器实现器件级集成的特点，设计了基于红外探测器的感存算一体系统的像素阵列，利用正负对称的晶体管结构，与运算电路相结合，将感、存、算三个功能集成在了像素单元阵列中，实现正负权值的计算，提高了像素单元面积的利用率，降低了延时。还进一步地利用晶体管沟道宽长比与其漏极电流的关系，实现多比特权值。
一种外感一体像素突触电路及其控制方法

[发明专利]一种低翻转率的移位寄存器型串并转换电路-CN202111411383.8有效
发明人：杨晶;王俊杰;胡绍刚;于奇;刘洋 -专利权人：电子科技大学
申请日： 2021-11-25 - 公布日： 2023-05-09 - 主分类号： H03M9/00 文献下载
摘要：本发明属于数字通信集成电路领域，具体涉及一种低翻转率的移位寄存器型串并转换电路。本发明通过改变存储器的连接方式形成多个存储器组MB，同时增加计数器和使能产生逻辑产生存储器组的使能信号，使得串并转换电路总的翻转率从全串联的移位寄存器o(n2)降低为低翻转率串并转换电路的o(nlogn)。本发明中低翻转率串并转换电路随着存储器组数编号的增加，存储器组中的存储器数量以2的幂次增加，但翻转次数以对数速率下降，相比于现有的以为寄存器型的串并转换电路，本发明中的低翻转率串并转换电路最大翻转次数有效降低；可应用于串行输入转并行输出、数据重排、数据分发的逻辑电路。
一种翻转移位寄存器转换电路

[发明专利]一种CMOS感存算一体电路结构-CN202010099311.3有效
发明人： 胡绍刚;周桐;邓阳杰;于奇;刘洋 -专利权人：电子科技大学
申请日： 2020-02-18 - 公布日： 2023-05-05 - 主分类号： G06F15/78 文献下载
摘要：本发明公开了一种CMOS感存算一体电路结构。该电路结构包括：CMOS有源相素单元模块、阈值判定电路模块、存算一体电路模块。所述CMOS有源像素单元模块用于将光信号与电信号进行转换；所述阈值判定电路模块用于对像素单元产生的电信号与阈值进行比较判定；所述存算一体电路模块包括：用于存储阈值比较电路输出结果的SRAM存储模块、用于读取SRAM单元存储数据的模块；用于对存储数据进行计算的模块。相比于现有的存算一体化芯片，本发明再将图像传感技术与存算一体芯片融为一体，能极大地提高对于传感数据的运算速度，且集成度高、结构简单、功耗低。
一种 cmos 感存算一体电路结构

[发明专利]一种基于二值化神经网络的阵列计算加速器架构-CN202111245183.X有效
发明人： 胡绍刚;李天琛;乔冠超;于奇;刘洋 -专利权人：电子科技大学
申请日： 2021-10-26 - 公布日： 2023-05-05 - 主分类号： G06N3/063 文献下载
摘要：本发明属于集成电路技术与神经网络技术领域，具体涉及一种基于二值化神经网络的阵列计算加速器架构。本发明通过在计算核心内的处理单元采用二选一选择器代替多位乘法器，以加速二值化神经网络FC层计算，大幅减小了芯片存储与计算的面积、运算的延迟与功耗；同时内部集成了可配置神经网络功能模块，极大程度上满足了当前多种神经网络算法模型的计算需求，增强了加速器的通用性。
一种基于二值化神经网络阵列计算加速器架构

[发明专利]一种整合采样计算的CMOS图像感存算一体电路-CN202211288849.4在审
发明人： 胡绍刚;刘子超;黄家;李浩玮;乔冠超 -专利权人：电子科技大学
申请日： 2022-10-20 - 公布日： 2023-04-18 - 主分类号： H04N25/76 文献下载
摘要：本发明公开了一种整合采样计算的CMOS图像感存算一体电路，属于集成电路技术领域，包括光电感存算模块、运算模块、采样模块；所述的光电感存算模块，将光强信号转换为电信号并与存储的权值进行乘法运算，以电流输出；所述运算模块，耦接到所述光电感存算模块的输出端，能够实现电压输出，并用于对输入实现求和；所述采样模块，耦接到所述运算模块的输出端，用于对电压波形进行固定周期的采样和减法运算，得到加权求和的光强信息。本发明提供了一种具有高精度光学传感，以及自动采样处理的权值运算电路，可以在单片上完成传感、存储、计算功能。该电路结构可以应用于图像识别和图像处理等领域，具有体积小、速度快、集成度高的特点。
一种整合采样计算 cmos 图像感存算一体电路

[发明专利]一种基于SPI总线的神经形态数据处理系统-CN202211740327.3在审
发明人： 胡绍刚;刘强;周莆钧;张逍洋;乔冠超 -专利权人：电子科技大学
申请日： 2022-12-23 - 公布日： 2023-03-28 - 主分类号： G06N3/065 文献下载
摘要：本发明涉及集成电路技术和神经网络技术领域，尤其涉及一种基于SPI总线的神经形态数据处理系统。本发明提出了一种基于SPI总线的神经形态数据处理系统，通过数据位宽可调的SPI协议实现内部多个架构协同工作，采用紧凑化设计，片外存储神经元参数，有效降低了片上存储的开销与功耗，并且为架构设计了丰富的指令包和高度灵活的、可配置的神经元，可以轻松完成片上网络的配置，采用寄存器复用技术有效降低了片上网络中的大量寄存器开销，核心之间使用路由器传递信息，保证了数据的可靠性。
一种基于 spi 总线神经形态数据处理系统

1
2
3
4
5
6
7
8
9
10
11
12
下一页»
尾页
共 177 条