[发明专利]高密度电阻性随机存取存储器（RRAM）在审

申请号：	201910990201.3	申请日：	2015-12-30
公开（公告）号：	CN110600499A	公开（公告）日：	2019-12-20
发明（设计）人：	柳青;J·H·张	申请（专利权）人：	意法半导体公司
主分类号：	H01L27/24	分类号：	H01L27/24;H01L45/00
代理公司：	11256 北京市金杜律师事务所	代理人：	张宁
地址：	美国得***	国省代码：	美国;US
权利要求书：	查看更多	说明书：	查看更多
摘要：	一种电阻性随机存取存储器(RRAM)结构形成于支撑衬底上并且包括第一电极和第二电极。该第一电极是由在该支撑衬底上的硅化物化的鳍以及覆盖该硅化物化的鳍的第一金属内衬层制成的。具有可配置的电阻性质的电介质材料层覆盖该第一金属内衬层的至少一部分。该第二电极是由覆盖该电介质材料层的第二金属内衬层以及与该第二金属内衬层相接触的金属填充物制成的。非易失性存储器单元包括电连接于存取晶体管与位线之间的RRAM结构。
搜索关键词：	金属内衬层电介质材料层第二电极第一电极衬底硅化覆盖非易失性存储器单元随机存取存储器存取晶体管金属填充物电阻性质结构形成可配置的电连接电阻性位线支撑
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

1.一种存储器单元，包括：/n衬底层；/n多个半导体鳍，在所述衬底层上，并且被定位为彼此间隔开；/n第一金属内衬层，在所述多个半导体鳍上并且在所述衬底层上；/n多个第一接触柱，每个第一接触柱在所述第一金属内衬层上并且位于多个半导体鳍中的不同的相应半导体鳍附近；/n可配置电阻结构，具有可配置电阻并且覆盖所述第一金属内衬层的、在所述多个半导体鳍中的每个半导体鳍上的部分；/n金属层，与所述可配置电阻结构接触；以及/n多个第二接触柱，每个第二接触柱在所述半导体鳍中的相邻半导体鳍之间的空间附近的所述金属层上。/n

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体公司，未经意法半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201910990201.3/，转载请声明来源钻瓜专利网。

上一篇：一种忆阻器十字交叉阵列的制备方法
下一篇：一种钙钛矿与N型硅基背接触电池叠加电池结构

同类专利

一种集成电路和电子设备-201911189486.7
发明人：沈鼎瀛;相奇 -专利权人：厦门半导体工业技术研发有限公司
申请日： 2019-11-28 - 公布日： 2020-02-04 - 主分类号： H01L27/24
摘要：本发明公开了一种集成电路和电子设备，能够提供一种具有较佳面积效率的集成电路。此集成电路可以为可变电阻式随机存取存储器，其包括以行列方向配列的多个电阻式存储记忆胞，所述的电阻式存储记忆胞包括可变阻抗单元和与上述可变阻抗单元耦接的开关单元；所述每列方向的可变阻抗单元分别与对应的所述源极线耦接，所述源极线包括第一源极线与第二源极线，所述第一源极线与所述第二源极线位于不同配线层。

一种阻变存储器的设计方法及装置-201810508704.8
发明人：卢年端;李泠;刘明;刘琦 -专利权人：中国科学院微电子研究所
申请日： 2018-05-24 - 公布日： 2020-01-21 - 主分类号： H01L27/24
摘要：本发明提供了一种阻变存储器的设计方法及装置，方法包括：接收预设的阻变材料的第一参数标准，基于所述第一参数标准搜索并输出第一阻变材料，第一参数包括：带隙、电荷转移、空位、迁移势垒、载流子激活能、肖特基势垒及中间相数量；根据第一阻变材料建立阻变材料数据库；接收阻变存储器器件模型的第二参数标准，根据第二参数标准从阻变材料数据库中筛选出第二阻变材料，所述第二参数包括：所述器件模型的开启电压、写入电压、擦除电压、擦写速度、功耗、存储窗口、稳定性、耐久性、开关比、电流参数的离散性及存储密度；利用所述第二阻变材料、相应的电极材料及预设的存储结构设计所述阻变存储器。

电阻式随机存取内存及其制造方法-201610339735.6
发明人：陈达 -专利权人：华邦电子股份有限公司
申请日： 2016-05-20 - 公布日： 2020-01-21 - 主分类号： H01L27/24
摘要：本发明提供一种电阻式随机存取内存及其制造方法。电阻式随机存取内存，包括下部电极、上部电极、可变电阻层、氧储存层以及反应性氧阻挡层。下部电极设置于基底上。上部电极设置于下部电极上。可变电阻层设置于下部电极与上部电极之间。氧储存层设置于可变电阻层与上部电极之间。反应性氧阻挡层设置于氧储存层中。本发明藉由设置反应性氧阻挡层，能够增进内存元件的重置特性以及耐久性，并且能够增加内存元件的产率以及稳定度。

可变电阻存储器装置-201910567221.X
发明人：金熙中;李基硕;金根楠;黄有商 -专利权人：三星电子株式会社
申请日： 2019-06-27 - 公布日： 2020-01-07 - 主分类号： H01L27/24
摘要：公开了一种可变电阻存储器装置，所述可变电阻存储器装置包括：第一导线，在与基底的顶表面平行的第一方向上延伸；存储器单元，在第一导线的侧面上沿第一方向彼此隔开并连接到第一导线；以及第二导线，分别连接到存储器单元。每条第二导线在第二方向上与第一导线隔开。第二方向与基底的顶表面平行并且与第一方向交叉。第二导线在与基底的顶表面垂直的第三方向上延伸，并且在第一方向上彼此隔开。每个存储器单元包括可变电阻元件和选择元件，可变电阻元件和选择元件布置在同一水平处并且在第二方向上水平地布置。

三维层叠式半导体存储器件-201910277255.5
发明人：金圣贤 -专利权人：爱思开海力士有限公司
申请日： 2019-04-08 - 公布日： 2020-01-03 - 主分类号： H01L27/24
摘要：本发明公开了一种三维(3D)层叠式半导体存储器件。该半导体存储器件可以包括：多个行线，其在第一水平方向上彼此平行地延伸；多个列线叠层，其在垂直于第一水平方向的第二水平方向上彼此平行地延伸，其中多个列线叠层中的每个列线叠层在竖直方向上包括彼此平行地延伸的多个列线；以及多个单元柱，其竖直穿通列线叠层的列线，多个单元柱中的每个单元柱具有第一端和第二端，其中，多个单元柱的第一端电耦接到多个行线，以及多个单元柱的第二端被浮置。每个单元柱包括核和可变电阻存储层。

具有局限单元的三维存储器和制造集成电路的方法-201811009648.X
发明人：赖二琨;龙翔澜 -专利权人：旺宏电子股份有限公司
申请日： 2018-08-31 - 公布日： 2019-12-31 - 主分类号： H01L27/24
摘要：本发明公开了一种具有局限单元的三维存储器和制造集成电路的方法，多个存储单元于一交叉点阵列中，在交叉点阵列中的存储单元叠层包括串联的一开关元件、一导电势垒层、及一局限单元结构，且具有多个侧边于对应的交叉点的交叉点区域内对准。局限单元结构包括多个表面活性间隔物位于交叉点区域中，且这些表面活性间隔物具有多个外侧表面位于叠层的一对相对侧边上，以及可编程电阻存储材料的一主体局限于此些表面活性间隔物的多个内侧表面之间。此些存储单元可操作如一三维阵列中的多阶存储单元。

一种阻变存储器件及其写入方法、擦除方法和读取方法-201910810514.6
发明人：肖韩;王宗巍;蔡一茂;刘毅华 -专利权人：浙江省北大信息技术高等研究院;杭州未名信科科技有限公司
申请日： 2019-08-29 - 公布日： 2019-12-27 - 主分类号： H01L27/24
摘要：本发明公开了一种阻变存储器件，包括场效应管、位线、字线和源线；所述场效应管的漏极与所述位线相连接；所述场效应管的栅极与所述字线相连接；场效应管的源极与源线相连接；所述位线包括由下而上设置的若干介电质层、下电极和上电极，每相邻两介电质层之间夹有一金属层，所述上电极与所述下电极之间的介电质层中设有若干互相并联的阻变层，每一所述阻变层的上下两端分别连接到上电极和下电极；其余的每个介电质层中均设有一金属栓塞。本发明增加了RRAM单元的读取电流窗口，在不增大存储单元面积的同时，设置多个并联的阻变层，在同样的读取电压下可以获得更大的读取电流,或者在同样的读取电流下,可以采用更低的读取电压,从而降低了功耗。

一种忆阻器十字交叉阵列的制备方法-201910771619.5
发明人：熊诗圣;姜琴;李冬雪;杨晓敏 -专利权人：复旦大学
申请日： 2019-08-21 - 公布日： 2019-12-20 - 主分类号： H01L27/24
摘要：本发明属于半导体器件制备技术领域，具体为一种忆阻器十字交叉阵列的制备方法。本发明采用10nm及以下节点的导向自组装光刻技术在衬底上制备忆阻器交叉电极并以此定义氧化物功能层的特征尺寸，其中嵌段共聚物是由化学性质不同的两种及两种以上的单体聚合而成；使用热退火或者溶剂蒸汽退火法达到热平衡态，形成纳米层状结构；使用原子层沉积技术选择性地将金属氧化物渗透到极性嵌段中去，以产生一个硬掩模，增加刻蚀对比度；然后通过干法刻蚀转移到衬底的顶层硅；再采用串联自组装工艺来实现两层光栅结构的垂直交叉，接着制备忆阻器十字交叉结构中的顶部和底部电极阵列，再通过溶脱工艺，制作出迄今为止最大规模的器件阵列。

高密度电阻性随机存取存储器（RRAM）-201910990201.3
发明人：柳青;J·H·张 -专利权人：意法半导体公司
申请日： 2015-12-30 - 公布日： 2019-12-20 - 主分类号： H01L27/24
摘要：一种电阻性随机存取存储器(RRAM)结构形成于支撑衬底上并且包括第一电极和第二电极。该第一电极是由在该支撑衬底上的硅化物化的鳍以及覆盖该硅化物化的鳍的第一金属内衬层制成的。具有可配置的电阻性质的电介质材料层覆盖该第一金属内衬层的至少一部分。该第二电极是由覆盖该电介质材料层的第二金属内衬层以及与该第二金属内衬层相接触的金属填充物制成的。非易失性存储器单元包括电连接于存取晶体管与位线之间的RRAM结构。

集成电路和半导体器件-201920454170.5
发明人： P·波伊文 -专利权人：意法半导体(鲁塞)公司
申请日： 2019-04-04 - 公布日： 2019-12-20 - 主分类号： H01L27/24
摘要：本公开的实施例涉及集成电路和半导体器件。在一个实施例中，集成电路包括双极晶体管的行，该双极晶体管的行包括具有多个第一导电区域的第一半导体层、具有第二导电区域的第二半导体层、在第一半导体层和第二半导体层之间的共用基极、和在第一方向上延伸的多个绝缘体壁。第一导电区域通过绝缘体壁彼此分离。集成电路还包括在第二方向上延伸并与该双极晶体管的行中的每个双极晶体管接触的绝缘沟槽。导电层耦合到基极，并且导电层延伸穿过绝缘体壁并且至少部分地延伸到绝缘沟槽中。本公开的实施例能够实现晶体管密度的增加，从而增加存储器单元的密度。

一种三维超晶格相变存储阵列及其制备方法与应用-201910818229.9
发明人：程晓敏;冯金龙;童浩;缪向水 -专利权人：华中科技大学
申请日： 2019-08-30 - 公布日： 2019-12-13 - 主分类号： H01L27/24
摘要：本发明公开了一种三维超晶格相变存储阵列及其制备方法与应用，涉及集成电路技术领域；该三维超晶格相变存储阵列包括下电极单元、超晶格结构和上电极；所述下电极单元沉积于衬底之上，由下电极层和绝缘层交替堆叠形成；该下电极单元内部具有一个沿垂直于堆叠方向上开设的深孔，且所述深孔的底面延伸至衬底；所述超晶格结构形成于所述深孔的侧壁上，由第一相变层和第二相变层在深孔侧壁上交替沉积而成；所述上电极填充在超晶格结构形成的腔体中，且该上电极与超晶格结构的最内层的相变层表面接触；本发明极大地提高了超晶格相变存储器的存储密度，降低生产成本，有利于在工业生产的层面上推动超晶格相变存储材料在相变存储器中的应用。

柱状电容器阵列结构及制备方法-201810471945.X
发明人：徐政业 -专利权人：长鑫存储技术有限公司
申请日： 2018-05-17 - 公布日： 2019-11-26 - 主分类号： H01L27/24
摘要：本发明提供一种柱状电容器阵列结构及其制备方法，制备方法包括：提供半导体衬底，包括若干个接触焊盘；形成牺牲层，包括交替叠置的第一材料层及第二材料层；刻蚀牺牲层，以形成电容孔，电容孔具有波纹状或锯齿状侧壁；形成填孔下电极，上表面分离的显露在牺牲层中；沉积平面式支架支撑层，打开平面式支架支撑层，并去除牺牲层；形成电容介质层及上电极层；形成上电极填充体。本发明可以将电容尺寸进一步缩小，相邻电容之间具有较大剩余空间，形成侧壁呈波纹状或锯齿状的柱状下电极，可以增加电容的表面积，提高电容能力，适应尺寸微缩，形成平面式支架支撑层，可以制备需要厚度的支撑层，具有高宽比优势，提高支撑强度，简化制备工艺及器件结构。

柱状电容器阵列结构及制备方法-201810471970.8
发明人：徐政业 -专利权人：长鑫存储技术有限公司
申请日： 2018-05-17 - 公布日： 2019-11-26 - 主分类号： H01L27/24
摘要：本发明提供一种柱状电容器阵列结构及其制备方法，制备方法包括：提供半导体衬底，包括若干个接触焊盘；形成牺牲层，包括交替叠置的第一材料层及第二材料层；刻蚀牺牲层，以形成电容孔，电容孔具有波纹状或锯齿状侧壁；形成填孔下电极；沉积支架支撑层，以自对准刻蚀的方式打开支架支撑层；形成电容介质层及上电极层；形成上电极填充体。本发明可以将电容尺寸进一步缩小，相邻电容之间具有较大剩余空间，形成侧壁呈波纹状或锯齿状的柱状下电极，可以增加电容的表面积，提高电容能力，适应尺寸微缩，采用自对准的刻蚀工艺形成了折线型支架支撑层，增加支撑层与电容器结构的接触面积，提高了支撑强度，并简化了制备工艺，提高了器件制备的精确度。

具有垂直沟道的半导体集成电路器件及其制造方法-201510369997.2
发明人：崔康植 -专利权人：爱思开海力士有限公司
申请日： 2015-06-29 - 公布日： 2019-11-19 - 主分类号： H01L27/24
摘要：提供一种具有垂直沟道的半导体集成电路器件及其制造方法。在半导体衬底中形成多个有源线。在有源线的侧壁上形成比每个有源线具有更低高度的栅电极。在有源线之间掩埋第一绝缘层，所述第一绝缘层具有比有源线的高度更低且比栅电极的高度更高的的高度，以及在有源线的侧表面和暴露上表面上形成硅化物层。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]高密度电阻性随机存取存储器（RRAM）在审

专利文献下载