[发明专利]一种基于双有源层的铟铝锌氧化物薄膜晶体管及其制备方法在审
| 申请号： | 201910601920.1 | 申请日： | 2019-07-05 |
| 公开（公告）号： | CN110310985A | 公开（公告）日： | 2019-10-08 |
| 发明（设计）人： | 冯先进;徐伟东 | 申请（专利权）人： | 山东大学 |
| 主分类号： | H01L29/10 | 分类号： | H01L29/10;H01L29/24;H01L29/786;H01L21/34 |
| 代理公司： | 济南金迪知识产权代理有限公司 37219 | 代理人： | 赵龙群 |
| 地址： | 250199 山*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种基于双有源层的铟铝锌氧化物薄膜晶体管及其制备方法，包括由下到上依次设置的衬底、双有源层、源电极和漏电极，双有源层包括由下到上依次设置第一层IAZO薄膜和第二层IAZO薄膜，源电极和漏电极均设置在第二层IAZO薄膜上，制备方法包括：(1)在衬底上生长第一层IAZO薄膜；(2)在第一层IAZO薄膜上生长第二层IAZO薄膜；(3)在第二层IAZO薄膜上生长源电极和漏电极，即得。本发明提供的制备方法不需要进行热退火等任何调控有源层载流子浓度的处理，数据翔实可靠，实验重复性强；制备的铟铝锌氧化物薄膜晶体管具有极高的电学性能，同时具有高饱和迁移率、高开关电流比、低阈值电压和低亚阈值摆幅。 | ||
| 搜索关键词： | 薄膜 源层 制备 薄膜晶体管 锌氧化物 第一层 漏电极 铟铝 依次设置 源电极 衬底 载流子 低阈值电压 开关电流比 实验重复性 电学性能 高饱和 迁移率 热退火 生长源 电极 生长 摆幅 调控 | ||
【主权项】：
1.一种基于双有源层的铟铝锌氧化物薄膜晶体管，其特征在于，包括由下到上依次设置的衬底、双有源层、源电极和漏电极，所述双有源层包括由下到上依次设置第一层IAZO薄膜和第二层IAZO薄膜，所述源电极和漏电极均设置在所述第二层IAZO薄膜上。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于山东大学，未经山东大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910601920.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种双栅隧穿晶体管结构-201910705903.2
- 郭宇峰;张茂林;张珺;陈静;李曼 - 南京邮电大学
- 2019-08-01 - 2019-11-05 - H01L29/10
- 一种双栅隧穿晶体管结构，包括呈阶梯式厚度递增分布的沟道区5，沟道区5的厚度小的一侧设有源区9，其厚度大的一侧设有源区4，源区9远离沟道区的侧边设有源极8，漏区远离沟道区的侧边设有漏极3，沟道区5的上、下表面分别覆盖第一栅介质层2和第二栅介质层6，第一栅介质层2的上表面覆盖第一栅极1，第二栅介质层6的下表面覆盖第二栅极7，第一栅极1和第二栅极7构成双栅结构。本发明所提供的器件结构既能有效地提高开态隧穿几率和开态电流，又能降低双极态隧穿几率和双极电流。
- 鳍式场效应晶体管及其形成方法-201610006616.9
- 黄敬勇;王彦 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-01-06 - 2019-11-01 - H01L29/10
- 一种鳍式场效应晶体管及其形成方法，其中方法包括：提供半导体衬底；在半导体衬底上由下到上依次形成若干层牺牲单元层，牺牲单元层包括底层牺牲层和位于底层牺牲层上的顶层牺牲层；在若干层牺牲单元层上形成保护层，保护层的材料和所述底层牺牲层的材料相同；采用各向异性干刻工艺刻蚀保护层和牺牲单元层直至暴露出半导体衬底表面，形成贯穿保护层和牺牲单元层厚度的沟槽；对沟槽侧壁的牺牲单元层和保护层进行湿法刻蚀，所述湿法刻蚀对顶层牺牲层的刻蚀速率大于对底层牺牲层的刻蚀速率；在湿法刻蚀后的沟槽内填充满鳍部，使鳍部的侧壁具有凸起，然后去除保护层和牺牲单元层。所述方法能够增强栅极结构的电场控制能力，进一步改善短沟道效应。
- 基于有机绝缘层的梯度掺杂IGZO薄膜晶体管及其制备方法-201710355891.6
- 张磊;周斌;张珊珊;刘腾飞;袁毅 - 电子科技大学
- 2017-05-19 - 2019-10-29 - H01L29/10
- 本发明提供一种基于有机绝缘层的梯度掺杂IGZO薄膜晶体管，涉及电子技术领域，包括从下至上依次排列的衬底、栅电极、有机绝缘层、梯度掺杂IGZO半导体层，梯度掺杂IGZO半导体层上并列设有源电极和漏电极，其中，梯度掺杂IGZO半导体层包括浓度依次增大的最下层IGZO薄膜、最上层IGZO薄膜、中间层IGZO薄膜。本发明解决了IGZO半导体和有机绝缘层的晶格不匹配，从而导致后续直流磁控溅射IGZO薄膜对有机绝缘层的破坏，漏电流比较大的问题。
- 一种采用异质结结构的可控硅及其制造方法-201710365079.1
- 邹有彪;廖航;童怀志;刘宗贺;徐玉豹;王泗禹;王禺 - 富芯微电子有限公司
- 2017-05-22 - 2019-10-29 - H01L29/10
- 本发明公开了一种采用异质结结构的可控硅，包括P型穿通区、N型长基区、P+阳极区、P型短基区；P型短基区与P型穿通区之间设有沟槽；P型穿通区、N+阴极区、P型短基区上侧均覆有氮化硅钝化层；P型短基区上侧还设有门极；本发明的制作工艺包括：硅片双面抛光、氧化、穿通区光刻、穿通扩散、短基区扩散、浓硼区光刻、浓硼区扩散、阴极区光刻、生长碳化硅外延、碳化硅刻蚀、沟槽光刻、沟槽腐蚀、氮化硅钝化、玻璃钝化、引线孔光刻、蒸铝、铝反刻、铝合金、背金。本发明减小了常温下可控硅的触发电流，避免了发射区重掺杂效应的发生，提高了可控硅在高温下工作的稳定性。
- 半导体装置-201910003735.2
- 李允逸;朴星一;朴宰贤;李炯锡 - 三星电子株式会社
- 2019-01-03 - 2019-10-18 - H01L29/10
- 提供了一种半导体装置。所述半导体装置包括：第一鳍型图案和第二鳍型图案，从基底突出并且彼此间隔开以在第一方向上延伸；虚设鳍型图案，从基底突出，并位于第一鳍型图案与第二鳍型图案之间；第一栅极结构，在与第一方向交叉的第二方向上延伸，位于第一鳍型图案上；第二栅极结构，在第二方向上延伸，位于第二鳍型图案上；以及盖图案，在第二方向上延伸，位于第一栅极结构和第二栅极结构上，其中，盖图案包括与虚设鳍型图案的上表面接触的分离部分，并且虚设鳍型图案和分离部分使第一栅极结构与第二栅极结构分离。
- 半导体结构及其制造方法-201510979036.3
- 蔡俊雄;游国丰;陈科维 - 台湾积体电路制造股份有限公司
- 2015-12-23 - 2019-10-15 - H01L29/10
- 半导体结构包括衬底、第一半导体鳍、第二半导体鳍和第一轻掺杂漏极(LDD)区。第一半导体鳍设置在衬底上。第一半导体鳍具有顶面和侧壁。第二半导体鳍设置在衬底上。第一半导体鳍和第二半导体鳍彼此间隔开纳米尺度的距离。第一轻掺杂漏极(LDD)区至少设置在第一半导体鳍的顶面和侧壁中。本发明的实施例还涉及半导体结构的制造方法。
- 超结器件及其制造方法-201710003957.5
- 赵龙杰 - 上海华虹宏力半导体制造有限公司
- 2017-01-04 - 2019-10-11 - H01L29/10
- 本发明公开了一种超结器件，包括形成于超结结构的N型柱顶部的沟槽栅，沟道区的掺杂包括在源极对应的接触孔的开口形成后、金属填充前进行带倾角的P型离子注入形成的P型离子注入杂质，P型离子注入的注入峰值的纵向深度小于等于栅极沟槽的底部表面深度，P型离子注入使沟道区的底部形成一个深度从栅极沟槽的底部到P型柱逐渐变深的轮廓结构，沟道区的底部轮廓使超结器件单元的碰撞电离最强区域从多晶硅栅侧面覆盖位置下探到沟道区的底部轮廓区域，用以提升器件的EAS能力。本发明还公开了一种超结器件的制造方法。本发明能提高器件的EAS能力。
- 一种p型CuMSnO非晶氧化物半导体薄膜及其制备方法-201610914016.2
- 吕建国;于根源;黄靖云;叶志镇 - 浙江大学
- 2016-10-20 - 2019-10-11 - H01L29/10
- 本发明公开了一种p型CuMSnO非晶氧化物半导体薄膜，其中M为III族元素B、Al、Ga、In、Sc、Y。其中：Cu与Sn共同作为材料的基体元素，Cu为+1价，Sn为+2价，二者与O结合形成材料的p型导电特性；M为+3价，具有较低的标准电势、与O有高的结合能，在基体中作为空穴浓度的控制元素；同时，Sn具有球形电子轨道，在非晶状态下电子云也可高度重合，因而Sn也起到空穴传输通道的作用。本发明还公开了p型CuAlSnO非晶氧化物半导体薄膜的制备方法及其在薄膜晶体管中的应用。制得的薄膜空穴浓度1014~1015cm‑3，可见光透过率≧80%。以p型CuAlSnO非晶薄膜为沟道层制得的TFT的开关电流比(1~9)×104，场效应迁移率0.4~5cm2/Vs。
- 一种基于双有源层的铟铝锌氧化物薄膜晶体管及其制备方法-201910601920.1
- 冯先进;徐伟东 - 山东大学
- 2019-07-05 - 2019-10-08 - H01L29/10
- 本发明涉及一种基于双有源层的铟铝锌氧化物薄膜晶体管及其制备方法，包括由下到上依次设置的衬底、双有源层、源电极和漏电极，双有源层包括由下到上依次设置第一层IAZO薄膜和第二层IAZO薄膜，源电极和漏电极均设置在第二层IAZO薄膜上，制备方法包括：(1)在衬底上生长第一层IAZO薄膜；(2)在第一层IAZO薄膜上生长第二层IAZO薄膜；(3)在第二层IAZO薄膜上生长源电极和漏电极，即得。本发明提供的制备方法不需要进行热退火等任何调控有源层载流子浓度的处理，数据翔实可靠，实验重复性强；制备的铟铝锌氧化物薄膜晶体管具有极高的电学性能，同时具有高饱和迁移率、高开关电流比、低阈值电压和低亚阈值摆幅。
- 一种氮面增强型氮化镓基异质结场效应管-201610934823.0
- 杜江锋;白智元;蒋知广;于奇 - 电子科技大学
- 2016-11-01 - 2019-10-01 - H01L29/10
- 该发明公开了一种氮面增强型氮化镓基异质结场效应管，属于微电子领域，涉及半导体器件的制作工艺。针对现有技术存在的问题与不足，本发明提出了一种具有局部P型沟道层结构的氮面氮化镓基异质结场效应晶体管，通过引入局部P型沟道层，实现增强型的氮面氮化镓基异质结场效应晶体管。当栅下GaN沟道层掺P型杂质后会抬高沟道层的导带，从而使二维电子气沟道耗尽。当栅压正向增大时，栅下pn结沟道层的耗尽区变窄，从而使二维电子气沟道开启。显然本发明能解决之前氮面增强型器件的问题，在保证栅控能力的同时保证形成的局部P型沟道层与二维电子气沟道有一定距离，使沟道载流子依然有较高的迁移率。
- 一种半导体器件及其制造方法-201910301888.5
- 黎子兰 - 广东致能科技有限公司
- 2019-04-16 - 2019-09-10 - H01L29/10
- 本发明涉及一种半导体器件及其制造方法。半导体器件，包括：衬底，其包括垂直界面；沟道层，其设置在垂直界面之外；以及沟道提供层，其设置在沟道层之外；其中，沟道层中邻近沟道层与沟道提供层的界面形成垂直的二维电子气2DEG或者二维空穴气2DHG。
- 半导体器件及其制造方法-201610595157.2
- 李智圣;黄信杰;刘继文 - 台湾积体电路制造股份有限公司
- 2016-07-26 - 2019-08-23 - H01L29/10
- 一种半导体器件包括：衬底、至少一个有源半导体鳍、至少一个第一伪半导体鳍、以及至少一个第二伪半导体鳍。在衬底上设置有源半导体鳍。在衬底上设置第一伪半导体鳍。在衬底上且在有源半导体鳍和第一伪半导体鳍之间设置第二伪半导体鳍。第一伪半导体鳍的顶面和第二伪半导体鳍的顶面在不同的方向上弯曲。本发明的实施例还涉及半导体器件的制造方法。
- 一种环栅场效应晶体管及其制备方法-201611243062.0
- 王盛凯;李跃;刘洪刚;马磊;孙兵;常虎东;王博 - 中国科学院微电子研究所
- 2016-12-28 - 2019-08-20 - H01L29/10
- 一种环栅场效应晶体管及其制备方法，制备方法包括：在衬底上形成第一栅介质层、沟道层、第二界面控制层、源漏层和一半导体材料层；刻蚀去除半导体材料层，并在沟道区纵向方向刻蚀形成一凸字形结构，凸出部分刻蚀至第二界面控制层，两侧刻蚀至第一栅介质层；在沟道区凸出部分的两侧壁生长第三界面控制层，且在间隔源区和漏区一定距离的凸出部分的上表面自下而上形成第二栅介质层和第二栅金属层，并延伸至第三界面控制层的侧壁和凸出部分两侧平台的上表面；在源区和漏区的源漏层上表面靠外侧部分形成源漏金属层。本发明提出的晶体管可有效减少沟道散射，提高沟道载流子迁移率、栅控能力和电流驱动能力，有效抑制短沟道效应和DIBL效应。
- 具有体接触与介电间隔部的半导体器件及对应的制造方法-201910062909.2
- 黄伟峻;T.法伊尔;M.珀尔兹尔;M.勒施 - 英飞凌科技奥地利有限公司
- 2019-01-23 - 2019-07-30 - H01L29/10
- 本发明公开了具有体接触与介电间隔部的半导体器件及对应的制造方法。一种半导体器件包括延伸到半导体衬底的第一主表面中的沟槽，以及在所述沟槽中的栅极电极和栅极电介质。栅极电介质使栅极电极与半导体衬底分离。具有第一导电类型的第一区被形成在所述半导体衬底中位于第一表面处与所述沟槽相邻。具有第二导电类型的第二区被形成在所述半导体衬底中位于所述第一区下方与所述沟槽相邻。具有第一导电类型的第三区被形成在所述半导体衬底中位于所述第二区下方与所述沟槽相邻。半导体衬底中的接触开口延伸到所述第二区中。电绝缘间隔部被设置在由接触开口形成的半导体衬底的侧壁上，并且接触开口中的导电材料邻接所述侧壁上的电绝缘间隔部。
- 一种绝缘栅双极晶体管-201611130412.2
- 陆江 - 中国科学院微电子研究所
- 2016-12-09 - 2019-07-26 - H01L29/10
- 本发明公开了一种绝缘栅双极晶体管，包括：衬底；位于所述衬底的栅极结构、发射极和集电极；集电极和发射极分别位于所述衬底的两端；栅极结构包括窄部、第一展宽部和第二展宽部，窄部位于两个发射极之间，第二展宽部位于栅极结构靠近集电极一侧，第一展宽部连接于窄部和第二展宽部之间；第一展宽部的宽度大于窄部的宽度，以填充与发射极连接的位于发射极的第一方向的区域，从而抑制所述发射极边缘的寄生晶体管的开启；二展宽部的宽度大于第一展宽部的宽度。用以解决现有技术中的PNM‑IGBT器件，存在的抗闩锁能力弱的技术问题。实现了在保证器件参数性能的基础上显著的提高抗闩锁能力的技术效果。
- 有机发光显示面板和显示装置-201910354000.4
- 陈成;金健 - 厦门天马微电子有限公司
- 2019-04-29 - 2019-07-23 - H01L29/10
- 本发明实施例提供一种有机发光显示面板和显示装置，涉及显示技术领域，能够改善由于弯折而导致的弯折轴所在区域和非弯折区域之间的显示差异。一种有机发光显示面板包括：显示区域，所述显示区域包括弯折显示区域，所述弯折显示区域中具有沿第一方向延伸的弯折轴；所述有机发光显示面板包括半导体层和栅极金属层；所述弯折显示区域包括弯折区像素驱动电路，所述弯折区像素驱动电路包括弯折区驱动晶体管，所述弯折区驱动晶体管包括位于所述半导体层的沟道以及位于所述栅极金属层的栅极，在任意沿所述第一方向上的横截面内，所述弯折区驱动晶体管的沟道为不间断的连续结构。
- 半导体装置及其制造方法-201510039267.6
- 吉田浩介;新田哲也 - 瑞萨电子株式会社
- 2015-01-27 - 2019-07-19 - H01L29/10
- 本发明涉及半导体装置及其制造方法。为了提供能够通过抑制双RESURF结构的尺寸变化而抑制击穿电压的降低的半导体装置及其制造方法。在半导体装置中，上侧RESURF区域在半导体衬底内被形成为与第一埋置区在该一个主表面的一侧接触。半导体衬底具有场氧化物，其在该一个主表面上被形成为到达上侧RESURF区域。半导体衬底包括第二导电类型体区，该第二导电类型体区在半导体衬底内被形成为与上侧RESURF区域在该一个主表面一侧接触并且邻近场氧化物。
- 半导体器件及形成方法-201410474352.0
- 廖洺汉 - 台湾积体电路制造股份有限公司
- 2014-09-17 - 2019-07-19 - H01L29/10
- 本发明提供了一种半导体器件及形成方法。半导体器件包括围绕介电管的沟道和围绕沟道的栅极。介电管包括具有或传导很少甚至没有载流子(诸如，电子或空穴)的高介电常数材料。介电管的存在将载流子限制在非常接近于栅极的沟道内。沟道及其内的载流子接近于栅极允许栅极对载流子施加更大的控制，因此允许减少沟道的长度，同时遭受很少甚至没有的短沟道效应，如，穿过沟道的漏电。
- 集成增强型与耗尽型场效应管的结构-201822245272.4
- 范谦;倪贤锋;何伟 - 苏州汉骅半导体有限公司
- 2018-12-29 - 2019-07-12 - H01L29/10
- 本实用新型涉及集成增强型与耗尽型场效应管结构，包括：衬底和位于所述衬底上的缓冲层；位于所述缓冲层上的势垒层，所述势垒层包括第一欧姆接触区、第二欧姆接触区和第三欧姆接触区，所述第一欧姆接触区与第二欧姆接触区之间包括垂直于栅极的多个凹槽和多个鳍；位于所述第一欧姆接触区的第一电极、位于所述第二欧姆接触区的第二电极和位于所述第三欧姆接触区的第三电极；位于所述第一电极与第二电极之间的第一栅极和位于所述第二电极和第三电极之间的第二栅极。在本实用新型将增强型晶体管和耗尽型晶体管集成在一个场效应管中，为实现单片集成高速数字/模拟混合信号射频电路奠定了基础。
- 半导体结构的形成方法-201510381676.4
- 周飞 - 中芯国际集成电路制造(上海)有限公司
- 2015-07-02 - 2019-07-02 - H01L29/10
- 一种半导体结构的形成方法，包括：提供表面具有隔离层、以及相邻的第一鳍部和第二鳍部的衬底，隔离层表面低于第一鳍部和第二鳍部的顶部表面，第一鳍部包括相对的第一侧壁和第二侧壁，第二侧壁到第二鳍部侧壁的最小距离小于第一侧壁到第二鳍部侧壁的最小距离；在隔离层表面、第二鳍部和第一鳍部表面形成第一掩膜层，第一掩膜层暴露出第一鳍部的第一侧壁、以及覆盖第一侧壁的部分隔离层；以第一掩膜层为掩膜，在隔离层内掺杂第一阻挡离子；进行退火工艺，使隔离层内的第一阻挡离子向第一鳍部内扩散。以所述半导体结构形成的鳍式场效应晶体管性能改善，所述鳍式场效应晶体管之前的失配问题减少。
- FRD器件-201822230344.8
- 赵承杰;周炳;陈雨雁;许新佳;夏凯 - 张家港意发功率半导体有限公司
- 2018-12-28 - 2019-07-02 - H01L29/10
- 本实用新型提供一种FRD器件，其由外延层、P型掺杂层、N型掺杂层、金属层、钝化层组成；P型掺杂层形成于外延层正面的中间区域，且P型掺杂层位于中间区域的底面为凹陷设置的弧形面的凹槽中，N型掺杂层形成于外延层正面的边缘区域，且N型掺杂层位于边缘区域的纵深方向设置的凹槽中，钝化层形成于外延层正面的场氧区域，且钝化层位于P型掺杂层、N型掺杂层所在区域之间的位置，金属层层叠地形成于外延层上P型掺杂层、N型掺杂层、钝化层的上方，并与P型掺杂层、N型掺杂层相接触。本实用新型由外延层、P型掺杂层、N型掺杂层、金属层、钝化层组成，仅需要进行三层光刻，其简化器件的结构，降低器件的生产成本，有利于器件的产业化。
- 薄膜晶体管及其制备方法、阵列基板、显示面板及装置-201910207115.0
- 郭志轩;王凤国;方业周;武新国;刘弘;李凯;田亮;张诗雨 - 京东方科技集团股份有限公司;鄂尔多斯市源盛光电有限责任公司
- 2019-03-19 - 2019-06-18 - H01L29/10
- 本发明涉及显示技术领域，公开一种薄膜晶体管及其制备方法、阵列基板、显示面板及装置。其中，薄膜晶体管，包括基板和位于所述基板上的有源层；所述有源层包括多晶硅层，所述有源层具有沟道区域和分别位于所述沟道区域两侧的两个电极连接区域；其中，所述沟道区域包括沿一个所述电极连接区域至另一个所述电极连接区域方向间隔设置的多段轻掺杂区、以及位于所述多段轻掺杂区之间的沟道。上述薄膜晶体管(Poly‑Si TFT)可以有效抑制漏电流的产生，产生的漏电流较小，良率较高。
- 无接面晶体管元件及其制造方法-201810290573.0
- 蔡宗育;黄竞加;范恭鸣 - 南亚科技股份有限公司
- 2018-03-30 - 2019-06-14 - H01L29/10
- 本公开提供一种无接面晶体管元件，包括：一半导体基底、一通道、一第一源/漏极、一第二源/漏极、一栅极及一栅极介电层。该通道包括一横向延伸的一第一通道及一垂直延伸的一第二通道。该第一源/漏极接触该第一通道，该第二源/漏极接触该第二通道。该通道、该第一源/漏极及该第二源/漏极具有相同的第一掺杂形态。该栅极沉积在该第一通道的一上表面及该第二通道的侧表面上，且该栅极具有与该第一掺杂形态不同的一第二掺杂形态。该栅极介电层沉积在该栅极与该通道之间。
- 一种沟槽栅超势垒整流器-201711261311.3
- 李泽宏;钟子期 - 贵州恒芯微电子科技有限公司
- 2017-12-04 - 2019-06-11 - H01L29/10
- 本发明提供了一种沟槽栅超势垒整流器，属于半导体功率器件技术领域；本发明对现有超势垒整流器的改进为：采用沟槽栅结构替代平面栅结构；沟槽栅超势垒整流器元胞尺寸小、沟道电阻小；另一方面，其栅氧化层位于硅片表面以下，避免了在引线键合过程中受损伤，可靠性提高；此外，其沟道区可以采用常规离子注入方法形成，重复性好，良率高。
- 一种JFET器件及其制作方法-201910016785.4
- 不公告发明人 - 福州臻美网络科技有限公司
- 2019-01-08 - 2019-06-07 - H01L29/10
- 本发明涉及半导体技术领域，具体涉及一种JFET器件及其制作方法，其中，所述方法包括：提供第一导电类型的衬底；在所述衬底上表面区域形成第二导电类型的深阱区，所述深阱区包括横向连接的第一部分及第二部分，所述第一部分的结深小于第二部分；在所述衬底靠近所述深阱区一侧的上表面区域内形成第一导电类型的体区以及在所述深阱区远离所述体区一侧的上表面区域内形成第二导电类型的漏区；在所述深阱区上表面形成场氧化层；在所述深阱区内形成第一导电类型的降场层。上述方法形成的JFET器件耐压高，器件面积小。
- 改型整流二极管-201822083108.8
- 崔峰敏 - 傲迪特半导体（南京）有限公司
- 2018-12-12 - 2019-06-07 - H01L29/10
- 本实用新型涉及改型整流二极管，在N型硅衬底上有3个环形结构，最外环的高掺杂N型第一环形结构，中间的高掺杂P型第二环形结构，高掺杂P型硅基区侧的高掺杂P型第三环形结构；其中，所述第三环形结构覆盖N型硅衬底和高掺杂P型硅基区的连接处。本实用新型对整流二极管进行了改进，采用薄基区，一个高掺杂P型保护环覆盖基区外源的设计方式，获得了较高的正向电流，使二极管恢复性能改善，稳定性好，适用于IGBT模块。
- 一种提升开通速度的超高压碳化硅晶闸管及其制作方法-201910098528.X
- 蒲红斌;刘青;王曦;安丽琪 - 西安理工大学
- 2019-01-31 - 2019-05-31 - H01L29/10
- 本发明公开的一种提升开通速度的超高压碳化硅晶闸管，包括N+型碳化硅衬底，N+型碳化硅衬底的上表面依次外延生长有碳化硅N缓冲层、碳化硅P+缓冲层、碳化硅P长基区、碳化硅N‑低掺杂区、碳化硅N高掺杂区及碳化硅P+发射区，碳化硅P+发射区位于碳化硅N高掺杂区上面，碳化硅P+发射区表面覆盖有阳极欧姆电极接触，碳化硅N高掺杂区的两端上部分别镶嵌有碳化硅重掺杂N+区域，每个碳化硅重掺杂N+区域表面覆盖有门极欧姆电极，门极欧姆电极与碳化硅P+发射区之间形成门‑阳极隔离区，N+型碳化硅衬底的背面还覆盖有阴极欧姆电极；本发明还公开了上述晶闸管的制备方法，提升了晶闸管的开通速度。
- 具有垂直沟道的半导体装置-201811214332.4
- 金信惠;吴暻锡;曹九荣;玄尚镇 - 三星电子株式会社
- 2018-10-18 - 2019-05-28 - H01L29/10
- 提供了一种半导体装置。所述半导体装置包括基底和从基底突出的多个半导体鳍。源区/漏区设置在半导体鳍中的相应的半导体鳍的顶部处，均具有比半导体鳍中的单独的半导体鳍的宽度大的宽度。栅电极设置在半导体鳍的侧表面上并且位于源区/漏区下。绝缘层接触半导体鳍的侧表面并且覆盖栅电极的上表面。
- 高开关比石墨烯异质结场效应管及其制作方法-201910226763.0
- 曾荣周;周细凤 - 湖南工业大学
- 2019-03-25 - 2019-05-28 - H01L29/10
- 本发明公开了一种高开关比石墨烯异质结场效应管，包括衬底，衬底上设有沟道材料层石墨烯，沟道材料层石墨烯中部为栅电极区域，栅电极区域上沉积有栅介质，栅介质上沉积有栅金属以形成栅极，栅电极区域两侧分别为源极区域和漏极区域，源极区域、漏极区域分别沉积有源漏金属以形成源漏极，所述沟道材料层石墨烯与衬底之间或沟道材料层石墨烯与栅介质之间设有用于与石墨烯形成异质结的材料层。本发明通过在石墨烯沟道下方或上方引入其它材料，形成石墨烯异质结，在栅电压的电场效应的作用下，使异质结石墨烯中的载流子发生耗尽或积累，从而使石墨烯异质结场效应管获得高开关比源漏电流。
- 双极性半导体光电子器件的逻辑应用方法-201610987802.5
- 张增星;李东;马海英 - 同济大学
- 2016-11-10 - 2019-05-14 - H01L29/10
- 本发明公开了一种基于双极性半导体的光电子器件的逻辑应用和结构设计方法。该器件主要基于纳米半导体材料的物理特性，通过场效应晶体管的结构设计，实现栅极电压对源漏沟道光电转换性能的逻辑调控，从而具有逻辑光电子的性能。该器件主要结构和功能如下：(1)具有场效应晶体管的类似结构；(2)组成沟道层的材料为双极性半导体材料，该种半导体的载流子类型(p型或n型)可以通过栅极调控；(3)栅极为半栅极结构，即栅极只覆盖部分沟道层；(4)通过这种设计，可以通过半栅极调控双极性半导体形成pn结与非pn结。通过利用不同结的光电转换性能，实现半栅极电压对沟道层不同光电转换性能状态之间的调控，使光电子器件具有逻辑功能。
- 专利分类
