[发明专利]3D存储器件及其制造方法有效
| 申请号： | 201910249122.7 | 申请日： | 2019-03-29 |
| 公开（公告）号： | CN109935552B | 公开（公告）日： | 2021-02-12 |
| 发明（设计）人： | 胡玉芬;何山;刘峻;胡宽;王亢 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L23/00 | 分类号： | H01L23/00;H01L27/11521;H01L27/11556;H01L27/11568;H01L27/11582 |
| 代理公司： | 北京成创同维知识产权代理有限公司 11449 | 代理人： | 刘静 |
| 地址： | 430074 湖北省武汉市洪山区东*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种3D存储器件及其制造方法。该3D存储器件包括：半导体衬底；第一阵列结构，位于半导体衬底上，包括第一栅叠层结构；多个第一沟道柱，贯穿第一栅叠层结构，并与半导体衬底接触；第一凹槽，自第一阵列结构表面延伸至半导体衬底处，并围绕第一栅叠层结构；以及第一密封环，至少部分覆盖第一凹槽的两侧壁，并与半导体衬底接触。该3D存储器件通过覆盖第一凹槽的两侧壁形成第一密封环，不仅改善了在沉积工艺中密封环容易形成空隙的问题，还达到了双层密封的效果。 | ||
| 搜索关键词： | 存储 器件 及其 制造 方法 | ||
【主权项】：
1.一种3D存储器件，其特征在于，包括：半导体衬底；第一阵列结构，位于所述半导体衬底上，包括第一栅叠层结构；多个第一沟道柱，贯穿所述第一栅叠层结构，并与所述半导体衬底接触；第一凹槽，自所述第一阵列结构表面延伸至所述半导体衬底处，并围绕所述第一栅叠层结构；以及第一密封环，至少部分覆盖所述第一凹槽的两侧壁，并与所述半导体衬底接触。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910249122.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种阵列基板的制作方法及阵列基板
- 下一篇：封装胶和封装结构
