[发明专利]3D存储器件及其制造方法

说明书

本申请公开了一种3D存储器件及其制造方法。该3D存储器件包括：半导体衬底；第一阵列结构，位于半导体衬底上，包括第一栅叠层结构；多个第一沟道柱，贯穿第一栅叠层结构，并与半导体衬底接触；第一凹槽，自第一阵列结构表面延伸至半导体衬底处，并围绕第一栅叠层结构；以及第一密封环，至少部分覆盖第一凹槽的两侧壁，并与半导体衬底接触。该3D存储器件通过覆盖第一凹槽的两侧壁形成第一密封环，不仅改善了在沉积工艺中密封环容易形成空隙的问题，还达到了双层密封的效果。

技术领域

本发明涉及存储器技术，更具体地，涉及一种3D存储器件及其制造方法。

背景技术

存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。

3D存储器件采用叠层结构提供选择晶体管和存储晶体管的栅极导体，采用密封环(Seal Ring,SR)释放、阻隔3D存储器件在封装过程中产生的应力，并阻隔3D存储器件在制造、使用时的水汽，从而了保持3D存储器件的可靠性。

在现有技术中，密封环采用深槽刻蚀与沉积工艺形成自阵列结构表面延伸至半导体衬底处的环状结构，由于深槽尺寸较小，在深槽中沉积金属钨容易产生空隙，在经研磨工艺处理后，空隙将会暴露，从而捕获粒子(例如含氟元素的粒子)，从而干扰后续工艺，从而影响3D存储器功能。

发明内容

本发明的目的是提供一种改进的3D存储器件及其制造方法，通过覆盖同一凹槽的两侧壁形成密封环，改善了在沉积工艺中形成空隙的问题。

根据本发明的一方面，提供一种3D存储器件，包括：半导体衬底；第一阵列结构，位于所述半导体衬底上，包括第一栅叠层结构；多个第一沟道柱，贯穿所述第一栅叠层结构，并与所述半导体衬底接触；第一凹槽，自所述第一阵列结构表面延伸至所述半导体衬底处，并围绕所述第一栅叠层结构；以及第一密封环，至少部分覆盖所述第一凹槽的两侧壁，并与所述半导体衬底接触。

优选地，至少部分所述第一密封环覆盖所述第一凹槽的底部，并与所述半导体衬底接触。

优选地，所述第一阵列结构还包括第一保护结构，位于所述半导体衬底上，并围绕所述第一栅叠层结构，其中，所述第一凹槽自所述第一保护结构表面延伸至所述半导体衬底处。

优选地，还包括第一介质层，填充在所述第一凹槽中，所述第一密封环围绕所述第一介质层。

优选地，还包括：隔离层，位于所述第一阵列结构上；电连接结构，贯穿所述隔离层；第二阵列结构，位于所述隔离层上，包括第二栅叠层结构；多个第二沟道柱，贯穿所述第二栅叠层结构，经所述电连接结构与相应所述第一沟道柱电连接；第二凹槽，自所述第二阵列结构表面延伸至所述第一阵列结构处，并围绕所述第二栅叠层结构；以及第二密封环，覆盖所述第二凹槽的两侧壁，并与所述第一密封环接触。

优选地，所述第二密封环与所述第一密封环的位置对应。

优选地，所述第二阵列结构还包括第二保护结构，位于所述隔离层上，并围绕所述第二栅叠层结构，其中，所述第二凹槽自所述第二保护结构表面经所述隔离层延伸至所述第一保护结构表面。

优选地，还包括第二介质层，填充在所述第二凹槽中，所述第二密封环围绕所述第二介质层，其中，所述第二介质层与所述第一介质层接触。

优选地，所述第一密封环的材料与所述第二密封环的材料包括钨。

优选地，所述第一介质层的材料与所述第二介质层的材料包括二氧化硅和/或氮化硅。