[发明专利]半导体封装结构及其制备方法在审
| 申请号： | 201811093393.X | 申请日： | 2018-09-19 |
| 公开（公告）号： | CN109244058A | 公开（公告）日： | 2019-01-18 |
| 发明（设计）人： | 朱耀明;江子标 | 申请（专利权）人： | 深圳铨力半导体有限公司 |
| 主分类号： | H01L23/498 | 分类号： | H01L23/498;H01L23/31;H01L21/50;H01L21/56 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 518108 广东省深圳市宝安*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种半导体封装结构及其制备方法，封装结构包括基板，基板的底端面上设置有焊球，基板的顶端面上设置有塑封体，塑封体内置有层叠式多芯片互联结构；基板设置塑封体的顶端面上开设有嵌装电源控制模块的凹槽，嵌装在凹槽内的电源控制模块底端面与基板内的RDL布线电连接，电源控制模块的顶端面与多芯片互联结构底端面的焊垫电连接；凹槽不设置电源控制模块的其余空腔以及电源控制模块与多芯片互联结构之间均通过由填充剂形成的填充层定位。本发明解决了功能模块与电源控制模块制作工艺不兼容的问题，使得晶圆表面的利用率得到了最大化，同时还有效提高了电源控制模块的工作效率，减小了封装厚度，降低了成本。 | ||
| 搜索关键词： | 电源控制模块 基板 互联结构 多芯片 半导体封装结构 电连接 塑封体 底端 嵌装 制备 封装结构 工作效率 基板设置 晶圆表面 制作工艺 不兼容 层叠式 底端面 顶端面 填充层 填充剂 最大化 布线 焊垫 焊球 减小 空腔 塑封 封装 体内 | ||
【主权项】：
1.半导体封装结构，包括基板（6），基板的底端面上设置有焊球，基板的顶端面上设置有塑封体（1），塑封体内置有与基板电连接的层叠式多芯片互联结构；其特征在于：所述基板设置塑封体的顶端面上开设有嵌装电源控制芯片（8）的凹槽，嵌装在凹槽内的电源控制芯片（8）底端面与基板内的RDL布线电连接，电源控制芯片的顶端面与多芯片互联结构底端面的焊垫电连接；所述凹槽不设置电源控制芯片的其余空腔以及电源控制芯片与多芯片互联结构之间均通过由填充剂形成的填充层定位。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳铨力半导体有限公司，未经深圳铨力半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811093393.X/，转载请声明来源钻瓜专利网。
- 上一篇：一种共源共栅级联结构的氮化镓器件
- 下一篇：半导体器件及其形成方法
