[发明专利]一种延时电路及基于fpga锁相环的延时方法在审
| 申请号： | 202010778277.2 | 申请日： | 2020-08-05 |
| 公开（公告）号： | CN111953321A | 公开（公告）日： | 2020-11-17 |
| 发明（设计）人： | 梁勖;王晨;林颖 | 申请（专利权）人： | 中国科学院合肥物质科学研究院 |
| 主分类号： | H03K3/356 | 分类号： | H03K3/356 |
| 代理公司： | 合肥和瑞知识产权代理事务所(普通合伙) 34118 | 代理人： | 王挺 |
| 地址： | 230031 安徽省合肥*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及信号延时领域，具体是涉及一种延时电路及基于fpga锁相环的延时方法。所述延时电路包括第一延时单元和第二延时单元，所述第一延时单元的输出端与第二延时单元的输入端电连接；所述第一延时单元用于产生时钟脉冲周期整数倍的延时信号；所述第二延时单元用于将第一延时单元输出的延时信号再延时小于时钟脉冲周期的延时信号。分别进行时钟脉冲周期整数延时和精确到时钟脉冲周期之内的延时，能够提高延时的精度，适用于各种高精度触发系统中。 | ||
| 搜索关键词： | 一种 延时 电路 基于 fpga 锁相环 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院合肥物质科学研究院，未经中国科学院合肥物质科学研究院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010778277.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 时钟同步与自适应切换电路及方法、时钟电路-202310970276.1
- 戴怡飞;吴光勋 - 重庆长安汽车股份有限公司
- 2023-08-02 - 2023-10-24 - H03K3/356
- 本发明涉及时钟同步技术领域，公开了时钟同步与自适应切换电路及方法、时钟电路，包括：控制模块基于控制信号及压控晶振的反馈信号，得到第一电压信号，第一电压信号用于在自动运行模式下控制压控晶振的输出频率；电阻调节模块基于调节信号调节所阻值后，输出第二电压信号，第二电压信号用于在手动运行模式下控制压控晶振的输出频率；控制模块按照预设优先级，通过控制开关模块的通断状态，使得第一电压信号或者第二电压信号输送至压控晶振。本发明控制模块按照预设优先级，实现自动模式与手动模式之间的切换，从而解决了现有技术中的当外部输入改变时，需要手动切换时钟的问题。
- 多位触发器电路-202310175714.5
- 崔源显;黄铉澈;金珉修 - 三星电子株式会社
- 2023-02-28 - 2023-10-17 - H03K3/356
- 一种多位触发器包括第一位触发器和第二位触发器。所述第一位触发器包括：输入多路选择器，其接收第一数据位和第二数据位，并且输出所述第一数据位和所述第二数据位之一作为第三数据位；第一传输电路；第一锁存器；第二传输电路；以及第二锁存器，其输出第一输出数据位。所述第二位触发器包括：输入多路选择器，其接收第四数据位和所述第一输出数据位，并且输出所述第四数据位和所述第一输出数据位之一作为第五数据位；第一传输电路；第一锁存器；第二传输电路；以及第二锁存器，其输出第二输出数据位。所述第一输出数据位从所述第一位触发器沿着外部导线被提供给所述第二位触发器。
- 一种高速多输出锁存器电路-202310871840.4
- 刘迎晨;李靖;张天赐;王燕宁;张雨恒;张中;宁宁;于奇 - 电子科技大学
- 2023-07-14 - 2023-10-13 - H03K3/356
- 本发明属于模拟数字转换技术领域，具体为一种高速多输出锁存器电路，适用于逐次逼近型模数转换器电路。本发明通过分别设置PMOS晶体管和NMOS晶体管充分利用各个信号之间的相互联系，同时进行复位和锁存，对比传统的高速SAR逻辑锁存器架构，仅由一个时钟信号控制复位和锁存，在略微增加延时的情况下，极大地降低了额外需要的逻辑电路的规模和复杂程度。本发明不需要比较器提供额外的复位或锁存控制信号，极大地简化了电路的规模和复杂程度，能输出四个控制信号，降低了芯片的面积；解决了现有高速SAR逻辑锁存电路结构存在的逻辑电路大、需要多个时钟控制信号，且仅能输出两个控制信号的缺点。
- 一种D触发器-202310627159.5
- 陈铭易;丁立 - 上海交通大学
- 2023-05-30 - 2023-08-11 - H03K3/356
- 本发明涉及一种D触发器，包括第一输入端、时钟端、复位端、第一输出端、第一输入模块、第一转换模块、第一输出模块、第一复位模块和第二复位模块；所述第一输入模块输出端电连接所述第一转换模块第二输入端，所述第一输入模块、第一转换模块和第一输出模块，在时钟信号CLK的控制下完成第一输入信号D的转换，实现所述D触发器第一输出信号Q输出；所述第一复位模块、所述第二复位模块在复位信号RST的作用下，配合第一转换模块共同控制第二节点B1的电位，实现所述D触发器第一输出信号Q复位。有益效果是具备复位功能，布线资源节约，版图设计简化，以及控制逻辑简化。
- 一种带异步置位复位的CMOS混合型边沿忆阻D触发器电路-202011282372.X
- 林弥;陈俊杰;李路平;王旭亮;韩琪;罗文瑶;吕伟锋 - 杭州电子科技大学
- 2020-11-17 - 2023-08-11 - H03K3/356
- 本发明公开了一种带异步置位复位的CMOS混合型边沿忆阻D触发器电路，电路具有非易失的特点并且带有异步置位复位功能。整个电路包括三个模块：前级忆阻D锁存器模块，后级忆阻D锁存器模块以及异步忆阻置位复位模块。前级忆阻D锁存器模块包括MOS管T
- 组合逻辑电路-202180072545.1
- 田中义则;川上敦史 - 索尼半导体解决方案公司
- 2021-10-07 - 2023-07-18 - H03K3/356
- 根据本公开的一方面的组合逻辑电路设置有：锁存电路，其使用包括NAND电路的单相时钟电路来配置；以及反相器电路，其将来自锁存电路的输出信号反相。
- 用于双焊盘电压电平移位器的静态和间歇动态多偏置核心-202180067389.X
- A·普拉斯瓦拉;W·J·陈;C-G·谭;R·贾里里泽纳里 - 高通股份有限公司
- 2021-09-23 - 2023-06-23 - H03K3/356
- 集成电路中的输出驱动器包括电压移位器。输出驱动器具有被配置为响应于输入信号而提供低电压信号的低电压部分和被配置为响应于输入信号而提供高电压信号的高电压部分。第一偏置电路被配置为向高电压部分中的第一晶体管提供偏置，使得该偏置在输出信号中的转换期间被修改。第二偏置电路被配置为当输出信号处于低电压电平时导通高电压部分中的第二晶体管。第二晶体管被配置为使第一晶体管的端子放电。输入信号在0伏和0.9伏之间切换。输出信号在0伏和1.2伏之间或者0伏和1.8伏之间切换。
- 信号线驱动电路-202180067827.2
- 吉冈雅树 - 索尼半导体解决方案公司
- 2021-09-29 - 2023-06-23 - H03K3/356
- [问题]为了抑制信号线电压的变化。[解决方案]一种用于驱动多条信号线的信号线驱动电路，包括：基准电压生成单元，用于在驱动多条信号线之前的第一时间段内生成电压电平根据时间而变化的基准电压；电流保持单元，对应于信号线设置以保持根据信号线上的负载和基准电压的时间变化的电流；以及电流控制单元，在经过第一时间段之后的第二时间段内用于允许由电流保持单元保持的电流流入对应的信号线以生成信号线的驱动电压。
- 高速电平移位器-201880021771.5
- 郑春明;陈薄弘;F·阿梅德;晶昌镐;允思相;D·李 - 高通股份有限公司
- 2018-03-12 - 2023-06-23 - H03K3/356
- 一种电路(200)包括输出节点(OUT)和被配置为基于第一电压域中的输入信号(VDDL)在输出节点处提供第二电压域中的输出信号(VDDH)的交叉耦合的成对半导体器件(204，214)。该电路还包括耦合到输出节点的上拉辅助电路(230)；以及耦合到上拉辅助电路的前瞻电路(220)，其中前瞻电路被配置为当第二电压域中的反相输出信号的电压电平存在从第二电压域的高电压电平到第二电压域的低电压电平的降低时，引起上拉辅助电路辅助增加输出节点处的电压电平。
- 延迟增强反向器、缓冲器及半导体装置-202320119675.2
- 黄奕云;林峰;谢思亮;李萍萍;孟庆超 - 台湾积体电路制造股份有限公司;台积电（南京）有限公司
- 2023-02-06 - 2023-06-23 - H03K3/356
- 一种延迟增强反向器、缓冲器及半导体装置，延迟增强反向器包括：非延迟增强反向器，其在第一节点处具有输出，在第二节点处具有输入；及在第一节点与第二节点之间反馈耦合的电容性装置。电容性装置包括：在第一节点与第二节点之间反馈耦合的第一正通道金属氧化物场效晶体管，第一正通道金属氧化物场效晶体管具有电容器组态；及在第一节点与第一参考电压之间反馈耦合的第一负通道金属氧化物场效晶体管，第一负通道金属氧化物场效晶体管具有电容器组态。
- 锁存器装置及其操作方法-202210048460.6
- 约瑟夫·伊丹萨;拉米亚·玛斯拉克 - 南亚科技股份有限公司
- 2022-01-17 - 2023-06-06 - H03K3/356
- 一种锁存器装置包括差分对、差分电路及时钟门电路。差分对接收差分输入信号，且差分电路对差分输入信号执行逻辑运算。时钟门电路被配置成根据时钟信号将供应电压从电力供应节点供应到第一连接节点。时钟门电路包括独立参考电路及相依参考电路。独立参考电路被配置成根据时钟信号控制电力供应节点与第一连接节点之间的第一电力路径。相依参考电路被配置成根据时钟信号及第一控制信号控制电力供应节点与第一连接节点之间的第二电力路径，其中第一控制信号是根据差分输入信号中的一者的电压电平确定。
- 一种脉冲发生器超快沿整形与压缩的方法-202211710826.8
- 董立志;朱卫国;罗阳 - 中电科思仪科技股份有限公司
- 2022-12-29 - 2023-05-30 - H03K3/356
- 本发明公开了一种脉冲发生器超快沿整形与压缩的方法，采用由砷化镓工艺制备的分布式功率放大器，非线性传输线集成在砷化镓基片上，即在线性传输线上等间隔地放置非线性的电容，当有脉冲信号经过时，其上升沿低电压部分小于高电压部分的传输速度，其上升时间得到压缩，因此输出的脉冲信号的上升时间变短。采用本发明方法产生的脉冲边沿陡峭、边沿时间短至10ps，而且与输入信号相关性低，非线性传输线的方式还具有传输频率高、波形质量高、输出幅度大的优点。
- 一种动态锁存器-202211720323.9
- 李寒 - 上海安路信息科技股份有限公司
- 2022-12-30 - 2023-05-23 - H03K3/356
- 本申请涉及集成电路领域，公开了一种动态锁存器，可以分别控制NMOS管和PMOS管的工作电平，提高动态锁存器的性能和工作速度，并使整个电路工作于更低的电源电压下。该动态锁存器包括放大级、第一再生级以及第二再生级。每一个再生级包括两个交叉耦合的反相器，反相器的每一个包括1个NMOS管和1个PMOS管。放大级的输出耦合到第一再生级、第二再生级的输入，第一再生级的输出为第二再生级的NMOS管提供偏置和信号，第二再生级的输出为第一再生级的PMOS管提供偏置和信号。
- 单位时间间隔宽脉冲生成器、并串转换电路及方法-202211576189.X
- 潘权;伍伟涛;吴泓志;程旭旭;罗雄师 - 南方科技大学
- 2022-12-07 - 2023-05-23 - H03K3/356
- 本发明公开了一种单位时间间隔宽脉冲生成器、并串转换电路及方法，单位时间间隔宽脉冲生成器包括：数据信息提取单元、脉冲生成单元与预充电单元；其中，所述数据信息提取单元接入电源电压，所述数据信息提取单元用于接收输入数据并判断所述输入数据的类型；所述脉冲生成单元接入电源电压与时钟信号，并与所述数据信息提取单元连接，所述脉冲生成单元用于根据所述时钟信号与所述输入数据的数据类型输出单位时间间隔宽脉冲信号；所述预充电单元接入电源电压并与所述数据信息提取单元连接，所述预充电单元用于在所述单位时间间隔宽脉冲信号生成前在单位时间间隔宽脉冲生成器的输出端形成预充电电势。本发明能够提高并转串电路的工作速率。
- 一种FDSOI工艺的双电源冗余锁存瞬时剂量率辐射加固触发器-202211493609.8
- 李同德;赵元富;杜芊;苑靖爽;孙雨;隋成龙;曹炜亦 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2022-11-25 - 2023-05-16 - H03K3/356
- 本发明涉及一种适用于FDSOI工艺的双电源冗余锁存瞬时剂量率辐射加固触发器结构,属于抗辐射集成电路设计技术领域。通过增加冗余锁存结构，抑制由瞬时剂量率辐射导致的电源塌陷所引起的触发器输出数据翻转和扰动。冗余锁存结构采用与触发器主体结构不同的电源供电，并进行版图加固设计。整体电路采用晶体管堆叠结构，提高触发器抗瞬时剂量率辐射的能力。本发明的设计基于商用规则，可操作性强，易实现。
- 一种具有两输入与非门逻辑的施密特触发器电路、方法及芯片-202210795848.2
- 廖永波;魏超;袁丕根;徐璐;路远;黄乐天 - 电子科技大学长三角研究院（湖州）
- 2022-07-07 - 2023-05-05 - H03K3/356
- 本发明提供了一种具与非门逻辑的施密特触发器电路、方法及芯片，所述施密特触发器电路包括：第一输入节点A、第一PMOS管和第一NMOS管、第二输入节点B、施密特触发器和输出节点Y，所述第一PMOS管和第一NMOS管一端均与第二输入节点B连接，所述第一PMOS管同时连接施密特触发器和输出节点Y，所述第一NMOS管通过施密特触发器连接输出节点Y，所述第一输入节点A通过施密特触发器连接输出节点Y，本发明作为两输入与非门电路来使用时，解决了传统CMOS两输入与非门电路的电平转换响应时间较长和存在竞争‑冒险现象的问题；作为施密特触发器电路来使用时，具有传统施密特触发器电路的所有功能的同时多了一个复位信号控制端。
- 一种RS触发互锁解锁电路-201710330590.8
- 马兵兵;张红霞;弭艳;许海;吴岩;郑大生;王宝艳 - 北京航天动力研究所
- 2017-05-11 - 2023-04-14 - H03K3/356
- 一种RS触发互锁解锁电路，包括：非门U1A、非门U1B、与非门U2A、与非门U2B、与门U3A、电容C1、电容C2、电阻R1、电阻R2；非门U1A的输入引脚接锁定信号，非门U1A的输出引脚通过电阻R1后，分别连接电容C1一端和与非门U2A一端输入引脚，电容C1另一端与电源正VCC端连接；非门U1B的输入引脚接外部输入的解锁信号，非门U1B的输出引脚通过电阻R2后，分别连接电容C2一端和与非门U2B一端输入引脚，电容C2另一端与电源地GND端连接；与非门U2A输出引脚连接到与非门U2B另一端输入引脚，与非门U2B输出引脚分别连接到与非门U2A另一端输入引脚及与门U3A一端输入引脚；与门U3A的另一端输入引脚接外部输入的初始控制信号，与门U3A的输出引脚产生处理后的控制信号并向外部输出。
- 集成电路、数据暂存器装置及触发器电路-202210168818.9
- 杨尚辑;高晖曜 - 旺宏电子股份有限公司
- 2022-02-23 - 2023-04-11 - H03K3/356
- 本发明提供一种集成电路、数据暂存器装置及触发器电路。在一个方面中，集成电路包含：第一子电路，具有第一输入节点与第一输出节点之间的第一内部节点；第二子电路，具有第二输入节点与第二输出节点之间的第二内部节点；以及第三子电路，耦接于第一内部节点与第二内部节点之间。第三子电路经组态以：处于不导通状态来以导电方式断开第一内部节点及第二内部节点，以及处于导通状态来以导电方式连接第一内部节点及第二内部节点，使得第一输出节点处的第一输出对应于第二输入节点处的第二输入，且第二输出节点处的第二输出对应于第一输入节点处的第一输入。
- 用于基于GaN的电平移位器的差分激活的锁存器-202180043566.0
- 李剑锋;R·阿南斯 - 宜普电源转换公司
- 2021-06-16 - 2023-04-04 - H03K3/356
- 一种具有电路的交叉耦合的差分激活的锁存器电路，所述电路包括可以完全在GaN中实现的多个n‑FET和反相器(72，74)。该电路防止锁存器(24，26)的输出上的数字锁存值改变，除非输入(20，22)上的数字输入值不同，因此防止输入(20，22为高或20，22为低)上的共模电压破坏所存储的锁存器值(20，22)。
- 半导体装置以及半导体装置的控制方法-202211142621.4
- 清水启介 - 蓝碧石科技株式会社
- 2022-09-20 - 2023-04-04 - H03K3/356
- 本发明涉及半导体装置以及半导体装置的控制方法，在低电源电压未被充分供给时，防止以电平转移电路的输出信号进行动作的后级电路的误动作。半导体装置(30)具备：第一输入逆变器(11)的输出信号供给到栅极的第一N型MOS晶体管(21N)；第二输入逆变器(12)的输出信号供给到栅极的第二N型MOS晶体管(22N)；高电源电压供给到源极的第一P型MOS晶体管(21P)；高电源电压供给到源极的第二P型MOS晶体管(22P)；并联连接在第一N型MOS晶体管(21N)与第一P型MOS晶体管(21P)之间，并且在低电源电压低于规定的电压的情况下，将第一节点a从高电源电压切断的第三N型MOS晶体管(23N)及第四N型MOS晶体管(24N)。
- 半导体装置-202180046435.8
- 广濑丈也;米田诚一;根来雄介 - 株式会社半导体能源研究所
- 2021-07-12 - 2023-03-31 - H03K3/356
- 提供一种功耗得到降低的半导体装置。一种包括差动电路和锁存电路的半导体装置，其中差动电路包括在沟道形成区域含有氧化物半导体的晶体管，锁存电路包括在沟道形成区域含有单体半导体或化合物半导体的晶体管。差动电路与锁存电路具有彼此重叠的区域。
- 动态触发器和动态触发器的与数据无关的P堆叠反馈电路-201910602909.7
- 马修·贝尔津什;苏曼斯·苏瑞尼 - 三星电子株式会社
- 2019-07-05 - 2023-03-21 - H03K3/356
- 公开动态触发器和动态触发器的与数据无关的P堆叠反馈电路。本发明的方面包括包含与数据无关的P堆叠反馈电路的动态触发器。与数据无关的P堆叠反馈电路可包括：第一P型晶体管，由第一反相信号选通；以及第二P型晶体管，由反相时钟信号选通。第二P型晶体管的漏极可结合到第一P型晶体管的源极。第二P型晶体管的源极可结合到被配置为接收第二反相信号的节点。第二P型晶体管的源极可直接结合到被配置为接收第二反相信号的节点而不是恒定电源。与数据无关的P堆叠反馈电路可包括一个或多个延迟级以消除竞争条件。
- 一种具有或非门逻辑的施密特触发器电路、方法及芯片-202210794891.7
- 廖永波;魏超;袁丕根;徐璐;路远;黄乐天 - 电子科技大学长三角研究院（湖州）
- 2022-07-07 - 2023-03-14 - H03K3/356
- 本发明提供了一种具有或非门逻辑的施密特触发器电路、方法及芯片，包括第一输入节点A、第一PMOS管和第一NMOS管、第二输入节点B、施密特触发器和输出节点Y，第一PMOS管和第一NMOS管一端均与第二输入节点B连接，所述第一PMOS管另一端通过施密特触发器连接输出节点Y，所述第一NMOS管另一端同时连接施密特触发器和输出节点Y，所述第一输入节点A通过施密特触发器连接输出节点Y，本发明作为两输入或非门电路来使用时，解决了传统CMOS两输入或非门电路的电平转换响应时间较长和存在竞争‑冒险现象的问题；作为施密特触发器电路来使用时，具有传统施密特触发器电路的所有功能的同时多了一个复位信号控制端。
- 一种并联系统同步电路-202011361184.6
- 于成康;陈益丰;彭志辉 - 温州大学
- 2020-11-27 - 2023-03-14 - H03K3/356
- 本发明提供一种并联系统同步电路，包括：上电延时模块、PWM信号发生模块、三态门控制模块、三态门和同轴插座J。本发明基于系统所有设备上电时间存在差异，依据本发明给出的时间竞争规则，使能上电时间最早设备的同步电路工作，发出同步信号Syn，并将该设备确定为同步信号源设备，为整个系统提供同步信号。系统中其他设备则接收同步信号Syn，并且其同步电路的同步信号输出被锁死。
- 一种航天用锁存复位电路-202011525355.4
- 张伟;赵春阳;王锴;李建平;马力君;张泰峰;鲁伟 - 中电科能源有限公司
- 2020-12-22 - 2023-02-28 - H03K3/356
- 本发明公开了一种航天用锁存复位电路，属于空间电源控制器技术领域，其特征在于，至少包括第一三极管、第二三极管和第三三极管；所述第一三极管为PNP型，所述第二三极管和第三三极管为NPN型；其中：触发端子通过第一二极管与第二三极管的栅极连接；第二三极管的源极接地；触发端子通过第二电容、第三电阻接地；电源通过第一电阻与第一三极管的源极连接；电源依次通过第一电阻、第二电阻与第一三极管的栅极连接；第一三极管的源极通过第一电容与第二三极管的漏极、第一三极管的栅极连接；第一三极管的栅极与第二二极管的阴极连接；复位端子与第三三极管的栅极连接；复位端子通过第三电容、第四电阻接地；第三三极管的源极接地。
- 一种触发器、半导体器件和芯片-202211316146.8
- 檀苗林;杭玉莹;顾文浩 - 上海类比半导体技术有限公司
- 2022-10-26 - 2023-02-03 - H03K3/356
- 本申请实施例提供一种触发器、半导体器件和芯片。该触发器包括控制电路、时钟发生电路和至少一个一级锁存电路；控制电路包括控制连接端、第一连接端、第二连接端、第三连接端、第四连接端、至少一个第五连接端和至少一个第六连接端，第一连接端和第二连接端均与时钟发生电路电连接，第三连接端与电源电连接，第四连接端接地，每个第五连接端与一个一级锁存电路电连接，每个第六连接端也与一个一级锁存电路电连接，控制连接端与第一控制信号电连接；控制电路用于在第一控制信号为高电平信号或低电平信号时，预置各一级锁存电路。该触发器能够减小控制信号线的长度，减小控制电路的面积，从而能够减小触发器的面积，有利触发器的小型化发展。
- 动态锁存器、数据运算单元、芯片、算力板及计算设备-202210829374.9
- 陈双文;李智;张楠赓 - 上海嘉楠捷思信息技术有限公司
- 2022-07-14 - 2023-01-10 - H03K3/356
- 本发明提供一种动态锁存器。包括输入端，输出端，时钟信号端，用于提供时钟信号，时钟信号包括第一时钟信号以及第二时钟信号；数据传输单元，在所述第一时钟信号以及所述第二时钟信号控制下导通或者关闭；数据输出单元，用于暂存所述数据传输单元传输的数据；所述数据传输单元、所述数据输出单元依次串接在所述输入端和所述输出端之间，所述数据传输单元与所述数据输出单元之间具有一节点；还包括一节点电压预置电路，第一端电性连接至所述节点，控制端电性连接至一控制信号，第二端电性连接至一预置电压。通过增加电压预置电路，可以将动态节点的电压控制在电源电压或地电压，降低动态节点漏电流。
- 包括控制信号生成电路的触发器电路-202210691210.4
- 姜秉坤;李达熙 - 三星电子株式会社
- 2022-06-17 - 2023-01-06 - H03K3/356
- 一种触发器电路，包括：第一主锁存器电路，其根据具有第一逻辑电平的第一控制信号或具有第二逻辑电平的第二控制信号，将从外部设备接收的输入信号的反相信号发送到第一节点，并且将第一节点的信号的反相信号发送到第二节点；第一从锁存器电路，其根据具有第二逻辑电平的第一控制信号或具有第一逻辑电平的第二控制信号，将第二节点的信号的反相信号发送到第三节点；第一输出反相器，其通过将第三节点的信号反相来生成第一输出信号；以及第一控制信号生成电路，其基于时钟信号和第一节点的信号来生成第一控制信号和第二控制信号。
- 基于多阈值CMOS的三值D型触发器-202211135862.6
- 韩立明 - 宁波甬芯微电子科技有限公司
- 2022-09-19 - 2022-12-30 - H03K3/356
- 本发明公开了一种基于多阈值CMOS的三值D型触发器，包括反相器、三值或门、第一三值与门和第二三值与门，反相器包括1个PMOS管和1个NMOS管，第一三值与门和第二三值与门分别包括8个PMOS管和6个NMOS管，三值或门包括6个PMOS管和8个NMOS管，通过设定反相器、三值或门、第一三值与门和第二三值与门中PMOS管和NMOS管的宽长比设定阈值电压，反相器、三值或门、第一三值与门和第二三值与门连接后实现三值数据存储功能；优点是能够处理三值信号，当用于大规模数字集成电路系统中时，可以降低冗余信号的处理量，从而使大规模数字集成电路系统的处理速度提高，晶体管的使用量和芯片的面积减少，成本得到降低。
- 动态D触发器、数据运算单元、芯片、算力板及计算设备-202221816111.6
- 陈双文;李智;张楠赓 - 上海嘉楠捷思信息技术有限公司
- 2022-07-14 - 2022-12-30 - H03K3/356
- 本实用新型提供一种动态D触发器、数据运算单元、芯片、算力板及计算设备。动态D触发器包括一输入端，一输出端，一时钟信号端，一第一锁存单元，一第二锁存单元，一输出驱动单元；所述第一锁存单元、所述第二锁存单元以及所述输出驱动单元依次串接在所述输入端和所述输出端之间；所述第一锁存单元与所述第二锁存单元之间具有一第一节点，所述第二锁存单元与所述输出驱动单元之间具有一第二节点；其中，还包括一数据保持单元，所述数据保持单元电性连接至所述第一节点。可以有效增加数据的保持时间，提高数据的安全性和正确率。
- 专利分类
