|
|
钻瓜专利网为您找到相关结果 47个，建议您 升级VIP下载更多相关专利
- [发明专利]用于选择最值的装置和方法-CN202110400296.6在审
-
戴颉;李春一;刘志杰;常仲元
-
澜起科技股份有限公司
-
2021-04-14
-
2022-10-18
-
G06F9/30
- 一种从N个数值中选择k个最值的装置和方法，包括：A)控制缓冲器将N个数值接收到其数据池中，直至数据池中的数值数量达到数据池的预定存储容量；B)按照相对于可调整的比较阈值的大小将数据池中的数值划分为第一部分和第二部分，直至第一部分的数值数量符合预定数量范围；C)丢弃第二部分的数值，控制缓冲器继续将数值接收到数据池中，直至数据池中的数值数量再次达到预定存储容量或缓冲器已接收所有N个数值；D)重复执行步骤B至C，直至缓冲器已接收所有N个数值；E)按照相对于可调整的比较阈值的大小将数据池中的数值划分为第一部分和第二部分，直至第一部分的数值数量为k个；F)控制缓冲器输出第一部分的k个数值作为k个最值。
- 用于选择装置方法
- [发明专利]占空比校准电路-CN201610783625.9有效
-
戴颉;职春星
-
灿芯半导体（上海）有限公司
-
2016-08-30
-
2019-03-12
-
H03K5/156
- 本发明提供一种占空比校准电路，其包括驱动电路和占空比检测电路。驱动电路包括MOS管M5和M6，占空比检测电路包括MOS管M1、M3、M0和M2，通过同步调整MOS管M1和M3的有效驱动能力，直到找到使MOS管M1的有效驱动能力发生最小变化，就会导致占空比检测电路输出的检测电平发生翻转的相邻的有效驱动能力值A和B。当MOS管M1的有效驱动能力分别为A和B时，MOS管M1和M0的有效驱动能力的比例分别为第一比值和第二比值。调整MOS管M6的有效驱动能力，使得MOS管M6与M5的有效驱动能力的比例等于第一比值或第二比值。占空比检测电路采用与驱动电路相似的电路结构，故可以实现快速、高精确度的占空比校准。
- 校准电路
- [发明专利]接口电路中的输出电路-CN201510372290.7有效
-
孔亮;王强;戴颉;李耿民;职春星
-
灿芯半导体（上海）有限公司
-
2015-06-29
-
2018-04-13
-
H03K19/0175
- 本发明提供一种接口电路中的输出电路，其包括包括一个或并联的多个输出驱动单元的输出驱动模块，每个输出驱动单元包括多个输出驱动开关；包括多个输出控制逻辑单元的多个输出控制逻辑模块，每个输出控制逻辑单元的输出端连接至对应输出驱动模块的输出驱动单元中的一个输出驱动开关的控制端；协调控制逻辑模块，其包括有多个协调控制开关，每两个输出控制逻辑模块中的对应输出控制逻辑单元的输出端之间设置一个协调控制开关，该协调控制开关的控制端接收其连接的两个输出控制逻辑模块所接收到的驱动模块使能信号。通过协调控制逻辑模块对齐输出控制逻辑电路输出的控制信号的上升沿和/下降沿，从而改善该输出电路的最终输出信号的输出波形眼图。
- 接口电路中的输出
- [发明专利]接口电路中的输出电路-CN201510363584.3有效
-
孔亮;王强;戴颉;李耿民;职春星
-
灿芯半导体（上海）有限公司
-
2015-06-26
-
2018-02-27
-
H03K19/0175
- 本发明提供一种接口电路中的输出电路，其包括连接于电源端和驱动输出端之间的输出驱动电路，其包括多个输出驱动模块，每个输出驱动模块包括一个输出驱动开关；与所述输出驱动电路对应的输出控制逻辑电路，每个输出控制逻辑电路包括与各个输出驱动模块对应的多个输出控制逻辑模块，每个输出控制逻辑模块包括输入单元、脉冲产生单元和选择单元，所述脉冲产生单元在输入控制信号翻转时产生并输出短时脉冲信号，所述选择单元的输出端连接至对应输出驱动模块的输出驱动开关的控制端，所述脉冲产生单元产生的短时脉冲信号经过所述选择单元驱动对应的输出驱动开关短时导通。这样，利用输出电路中的冗余电路来形成预加重电路，提高波形上升下降沿速度。
- 接口电路中的输出
- [发明专利]采用低压器件的大摆幅驱动器-CN201510366384.3有效
-
周玉镇;戴颉;李耿民;庄志青;职春星
-
灿芯半导体（上海）有限公司
-
2015-06-26
-
2017-12-01
-
H03K19/0185
- 本发明提供一种采用低压器件的大摆幅驱动器，其包括电平提升电路，其包括PMOS晶体管pm1、pm2、pm3、pm4，NMOS晶体管nm1、nm2、nm3和nm5，晶体管pm3和nm1的连接节点为节点out1；复制反相电路，其包括PMOS晶体管pm5、pm6，NMOS晶体管nm8和nm7，晶体管pm6和nm8的连接节点为节点out2；第一输出驱动单元，其包括PMOS晶体管pm12、pm7、pm9、电阻res1、NMOS晶体管nm9、nm12、nm14和电阻res3，晶体管pm12和nm9的连接节点与所述节点out1相连；第二输出驱动单元，其包括PMOS晶体管pm11、pm8、pm10、电阻res0、NMOS晶体管nm10、nm11、nm13和电阻res2，其中晶体管pm11和nm10的连接节点与所述节点out2相连，电阻res0、res2、res1和res3的共同连接节点形成输出端Dout。这样，本发明可以利用低压器件实现大摆幅的输出。
- 采用低压器件大摆幅驱动器
- [发明专利]信号接收电路-CN201510210625.5有效
-
周玉镇;魏来;戴颉;李耿民;职春星
-
灿芯半导体（上海）有限公司
-
2015-04-28
-
2017-10-20
-
H03K19/094
- 本发明提供一种信号接收电路，其包括差分输入单元，用于接收输入的一对电压差分信号，在该对电压差分信号的电压高于第一预定阈值时，基于输入的该对电压差分信号产生第一对电流差分信号，在第一电压差分信号和/或第二电压差分信号的电压低于第一预定阈值时，基于该对电压差分信号的电压至少产生第二对电流差分信号；第一电流比较单元和第二电流比较单元分别比较第一对电流差分信号和第二对电流差分信号，并得到比较结果；其中综合比较结果得到输入的一对电压差分信号的信号判决。其中该对电压差分信号的差压大于第一电流比较单元、第二电流比较单元和差分输入单元内的器件为耐压。这样可以用低压耐压器件接收到电压信号。
- 信号接收电路
- [发明专利]内建时钟的自校准电路-CN201510458799.3有效
-
彭进忠;戴颉;李耿民;职春星
-
灿芯半导体（上海）有限公司
-
2015-07-30
-
2017-10-10
-
H03K5/135
- 本发明提供一种内建时钟的自校准电路，其包括时序管理电路、时钟发生器和自校准单元。时钟发生器用于产生并通过其输出端输出时钟信号给自校准单元。自校准单元基于时钟发生器送来的时钟信号完成自校准，在自校准完成后发出有效的自校准锁定信号。时序管理电路的输入端与使能信号相连，其输出端与时钟发生器的使能端相连。当使能信号由无效电平跳变为有效电平时，时序管理电路输出的时钟控制信号由无效电平跳变为有效电平；当使能信号由有效电平跳变为无效电平时，时序管理电路输出的时钟控制信号的有效电平延续若干个时钟周期后跳变为无效电平。这样，可以解决由于时钟信号关闭过早而导致产生逻辑错误的问题。
- 时钟校准电路
- [发明专利]一种接口电路及其中的输出电路-CN201510278081.6有效
-
孔亮;王强;戴颉;李耿民;职春星
-
灿芯半导体（上海）有限公司
-
2015-05-27
-
2017-08-29
-
H03K19/0175
- 本发明提供一种接口电路及其中的输出电路，其中，输出电路包括输出驱动电路、上拉开关和短脉冲发生器。输出驱动电路包括第一驱动开关和第二驱动开关，第一驱动开关和第二驱动开关依次串联于第一电压源和接地端之间，第一驱动开关和第二驱动开关之间的连接节点与输出端OUT相连，输入信号控制第一驱动开关和第二驱动开关交替导通；上拉开关连接于第二电压源和输出端OUT之间；短脉冲发生器用于基于输入信号产生并输出短时脉冲信号给上拉开关的控制端，当输入信号由第二逻辑电平跳变为第一逻辑电平时，短脉冲发生器输出的短时脉冲使上拉开关短时导通，由第二电压源快速拉高输出端OUT的电压。与现有技术相比，本发明可以提高输出信号的上升沿速度。
- 一种接口电路及其中的输出
- [发明专利]相位插值器-CN201510260684.3有效
-
周玉镇;戴颉;李耿民;庄志青;职春星
-
灿芯半导体（上海）有限公司
-
2015-05-20
-
2017-08-29
-
H03K5/135
- 本发明提供一种相位插值器，其包括时钟选择译码器，用于对插值控制码进行译码得到原始组和预先组时钟选择码，其中预先组时钟选择码中的时钟选择码分别较原始组时钟选择码中的时钟选择码提前半个采样时钟周期变化；时钟选择判断电路，其在预先组时钟选择码中的时钟选择码变化时，选择输出预先组时钟选择码，否则，选择输出原始组时钟选择码；第一时钟选择电路根据时钟选择判断电路输出的一组时钟选择码输出第一或第三时钟信号；第二时钟选择电路根据时钟选择判断电路输出的一组时钟选择码输出第二或第四时钟信号；相位插值电路，对第一和第二时钟选择电路输出的时钟信号进行插值并输出插值后的时钟信号。这样能够避免时钟切换过程中产生的毛刺。
- 相位插值器
- [发明专利]改进的相位插值器-CN201510260683.9有效
-
周玉镇;戴颉;李耿民;庄志青;职春星
-
灿芯半导体（上海）有限公司
-
2015-05-20
-
2017-06-06
-
H03K5/135
- 本发明提供一种改进的相位插值器，其包括时钟选择译码器，用于对插值控制码进行译码得到一组时钟选择码；相位选择译码器，用于对插值控制码进行译码得到相位选择码；第一时钟选择电路，根据所述一组时钟选择码输出第一或第三时钟信号；第二时钟选择电路，根据所述一组时钟选择码输出第二或第四时钟信号；相位插值电路，根据相位选择码对第一或第二时钟选择电路输出的时钟信号进行插值并输出插值后的时钟信号；时钟切换判断电路，其根据所述一组时钟选择码中的时钟选择码的变化判断是否会进行时钟信号切换，如果是，使得所述相位选择译码器将相位选择码设定为预定的码值并输出。这样能够避免时钟切换过程中产生的毛刺对相位插值器输出信号的影响。
- 改进相位插值器
- [发明专利]USB输出电路-CN201410444408.8有效
-
彭进忠;戴颉;庄志青;职春星
-
灿芯半导体（上海）有限公司
-
2014-09-03
-
2017-06-06
-
H03K19/0175
- 本发明提供一种USB输出电路，其包括延时模块和输出模块。所述输出模块包括N个输出单元，每个输出单元均包括有串联于电源端与接地端之间的PMOS晶体管和NMOS晶体管。每个输出单元的NMOS晶体管的栅极作为该输出单元的第一控制端，PMOS晶体管的栅极作为该输出单元的第二控制端。所述延时模块用于将其第一输入端和第二输入端接收的两路数据信号进行分级延时，以输出N级驱动信号，每级驱动信号中的第一驱动信号和第二驱动信号分别被提供给与该级驱动信号对应的一个输出单元的第一控制端和第二控制端，N为大于等于2的自然数。这样，每级驱动信号的上升沿/下降沿变得较快，从而提高了电路的抗噪声性能，同时还可以控制USB输出信号的上升沿/下降沿的时间。
- usb输出电路
|
