[发明专利]芯片的叠层封装结构及叠层封装方法有效
| 申请号： | 201711065718.9 | 申请日： | 2015-10-15 |
| 公开（公告）号： | CN107919345B | 公开（公告）日： | 2023-04-25 |
| 发明（设计）人： | 谭小春 | 申请（专利权）人： | 矽力杰半导体技术（杭州）有限公司 |
| 主分类号： | H01L23/498 | 分类号： | H01L23/498;H01L21/48;H01L25/065;H01L21/60;H01L23/485 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 310051 浙江*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种芯片的叠层封装结构以及叠层封装方法，在所述叠层封装结构中，在进行第一层管芯封装时通过互连体和第一重布线体将电极引出，适应于焊盘间距密度较高的芯片封装，同时无需用到键合引线，减少了封装电阻，此外，利用贯穿第一包封体和基板的贯穿体引出第二层芯片上的电极，从而实现了芯片的叠层封装，有效的减少了集成电路的封装面积以及引脚数量。 | ||
| 搜索关键词： | 芯片 封装 结构 方法 | ||
【主权项】：
一种芯片的叠层封装结构，包括：基板，所述基板具有相对的第一表面和第二表面；第一管芯，所述第一管芯具有相对的有源面和背面，所述第一管芯设置于所述基板的第一表面上方，所述第一管芯的背面靠近所述基板的第一表面并且所述第一管芯的有源面设置有焊盘；第一包封体，覆盖所述第一管芯；至少一个互连体，延伸至所述第一包封体中，以与所述焊盘电连接；至少一个第一重布线体，所述第一重布线体与所述互连体电连接；至少一个贯穿体，所述贯穿体贯穿所述第一包封体和基板；第二管芯，所述第二管芯上的至少一个电极与所述贯穿体的一端电连接；位于所述叠层封装结构的表面的图案化的第三导电层，一端与所述第一重布线体和所述贯穿体连接，另一端作为提供外部电连接的外引脚；所述第三导电层包括所述叠层封装结构的表面的第三金属层和位于第三金属层上的焊接层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于矽力杰半导体技术（杭州）有限公司，未经矽力杰半导体技术（杭州）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711065718.9/，转载请声明来源钻瓜专利网。
- 上一篇：复合传感器
- 下一篇：具有用于翻转测量的转台的导航设备和操作方法
