[发明专利]半导体结构及其制造方法有效
| 申请号: | 201710118081.9 | 申请日: | 2017-03-01 |
| 公开(公告)号: | CN107154395B | 公开(公告)日: | 2021-07-09 |
| 发明(设计)人: | 周家政;纪志坚;柯忠祁;张耀仁;高承远;郭凯翔;施伯铮;李资良;阮俊亿 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
| 主分类号: | H01L23/528 | 分类号: | H01L23/528;H01L21/60 |
| 代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
| 地址: | 中国台*** | 国省代码: | 台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 提供一种器件、结构和方法,由此使用插入层为周围介电层提供附加支撑。插入层可应用于两个介电层之间。一旦成型,沟槽和通孔形成在复合层内,并且插入层将有助于提供支撑,这将限制或者消除可能妨碍随后的工艺步骤(例如使用导电材料填充所述沟槽和通孔)的不期望的弯曲或其它结构性运动。本发明实施例还提供一种用于制造半导体结构的方法和一种半导体结构。 | ||
| 搜索关键词: | 半导体 结构 及其 制造 方法 | ||
【主权项】:
一种用于制造半导体结构的方法,包括:在衬底上方沉积第一介电层;在所述第一介电层上形成第二介电层,所述第二介电层具有大于所述第一介电层的硬度和大于所述第一介电层的K值;在所述第二介电层上方沉积第三介电层,所述第三介电层具有小于所述第二介电层的硬度和小于所述第二介电层的K值;蚀刻所述第三介电层、所述第二介电层和所述第一介电层以形成暴露所述衬底上方的第一区域的第一开口,所述第一开口具有第一宽度的通孔开口和第二宽度的沟槽开口,所述沟槽开口与所述通孔开口重叠,所述第二宽度大于所述第一宽度,所述沟槽开口的底部表面与所述第二介电层的表面被所述第一介电层的第一部分或所述第三介电层的第一部分分离开;以及使用导电材料填充所述第一开口以形成接触所述衬底上方的所述第一区域的第一导电互连件,所述第一导电互连件包括位于所述通孔开口中的通孔部分和位于所述沟槽开口中的沟槽部分。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710118081.9/,转载请声明来源钻瓜专利网。
- 上一篇:电容结构
- 下一篇:功率半导体封装体及其应用





