[发明专利]半导体结构及其制造方法

权利要求书

1.一种用于制造半导体结构的方法，包括：

在衬底上方沉积第一介电层；

在所述第一介电层上形成第二介电层，所述第二介电层具有大于所述第一介电层的硬度和大于所述第一介电层的K值；

在所述第二介电层上方沉积第三介电层，所述第三介电层具有小于所述第二介电层的硬度和小于所述第二介电层的K值；

蚀刻所述第三介电层、所述第二介电层和所述第一介电层以形成暴露所述衬底上方的第一区域的第一开口，所述第一开口具有第一宽度的通孔开口和第二宽度的沟槽开口，所述沟槽开口与所述通孔开口重叠，所述第二宽度大于所述第一宽度，所述沟槽开口的底部表面与所述第二介电层的表面被所述第一介电层的第一部分或所述第三介电层的第一部分分离开；以及

使用导电材料填充所述第一开口以形成接触所述衬底上方的所述第一区域的第一导电互连件，所述第一导电互连件包括位于所述通孔开口中的通孔部分和位于所述沟槽开口中的沟槽部分；

其中，在所述第一介电层上形成所述第二介电层包括：

在所述第一介电层上实施等离子体处理工艺以在所述第一介电层上形成所述第二介电层，其中，在所述等离子体处理工艺之后，所述第一介电层的厚度小于在所述等离子体处理工艺之前所述第一介电层的厚度。

2.根据权利要求1所述的方法，其中，所述衬底上方的所述第一区域包括导电元件，所述第一导电互连件接触所述导电元件。

3.根据权利要求1所述的方法，其中，所述第二介电层接触所述第一导电互连件的所述通孔部分。

4.根据权利要求1所述的方法，其中，所述第二介电层接触所述第一导电互连件的所述沟槽部分。

5.根据权利要求1所述的方法，其中，使用所述导电材料填充所述第一开口包括：

使用阻隔层为所述第一开口加衬里；

使用所述导电材料填充带衬里的所述第一开口；以及

平坦化所述导电材料、所述阻隔层和所述第三介电层以移除所述第三介电层的顶部表面上方的多余的导电材料和阻隔层，以形成接触所述衬底上方的所述第一区域的所述第一导电互连件。

6.根据权利要求1所述的方法，还包括：

在所述衬底上方沉积蚀刻停止层，所述第一介电层形成在所述蚀刻停止层上方并且接触所述蚀刻停止层，所述第一开口延伸通过所述蚀刻停止层。

7.根据权利要求1所述的方法，其中，所述第一介电层具有小于或等于2.6的K值，并且所述第二介电层具有大于或等于2.8的K值。

8.一种用于制造半导体结构的方法，包括：

在衬底上方的导电元件上方沉积具有第一厚度的第一介电层；

实施等离子体处理工艺以在所述第一介电层上形成插入层，所述插入层具有大于所述第一介电层的K值，其中，在所述等离子体处理工艺之后，所述第一介电层具有小于所述第一厚度的第二厚度；

在所述插入层上方沉积第二介电层，所述第二介电层具有小于所述插入层的K值；

蚀刻所述第二介电层、所述插入层和所述第一介电层以形成暴露所述衬底上方的所述导电元件的通孔开口；以及

蚀刻所述第二介电层以形成与所述通孔开口重叠的沟槽开口，所述沟槽开口具有大于所述通孔开口的宽度，所述第二介电层的第一部分被插在所述沟槽开口的底部表面和所述插入层的顶部表面之间。

9.根据权利要求8所述的方法，其中，所述第一介电层具有小于或等于2.6的K值，并且所述插入层具有大于或等于2.8的K值。

10.根据权利要求8所述的方法，还包括：

使用导电材料填充所述通孔开口和所述沟槽开口以形成接触所述衬底上的所述导电元件的第一导电互连件，所述第一导电互连件包括位于所述通孔开口中的通孔部分和位于所述沟槽开口中的沟槽部分。

11.根据权利要求10所述的方法，其中，所述插入层接触所述第一导电互连件的所述通孔部分。