[发明专利]一种磁性随机存储器的制备方法在审

申请号：	201610554582.7	申请日：	2016-07-14
公开（公告）号：	CN107623014A	公开（公告）日：	2018-01-23
发明（设计）人：	张云森;肖荣福;郭一民;陈峻	申请（专利权）人：	上海磁宇信息科技有限公司
主分类号：	H01L27/22	分类号：	H01L27/22;H01L43/12
代理公司：	上海容慧专利代理事务所(普通合伙)31287	代理人：	于晓菁
地址：	201800 上海***	国省代码：	上海;31
权利要求书：	查看更多	说明书：	查看更多
摘要：	本发明提供一种磁性随机存储器的制备方法，包括以下步骤(1)在CMOS衬底上，依次形成底电极膜层、磁性隧道结多层膜和硬掩模膜层；(2)图形化定义磁性隧道结图案，刻蚀硬掩模膜层和磁性隧道结多层膜并停止在底电极膜层上；(3)离子束刻蚀去除侧壁的覆盖层/破坏层；(4)自对准刻蚀底电极膜层，直到底电极膜层之下的层间介电质被部分刻蚀掉；(5)填充介电质并磨平。本发明提供的磁性随机存储器的制备方法，采用先制备磁性隧道结，再对底电极进行制作，提高了底电极和磁性隧道结相互对准的精准度；在刻蚀底电极时，采用自对准的方式，不需要额外的底电极光罩，降低了工艺复杂程度和制造成本，有利于MRAM的大规模生产。
搜索关键词：	一种磁性随机存储器制备方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

一种磁性随机存储器的制备方法，其特征在于，所述磁性随机存储器的制备方法包括以下步骤：(1)在包括层间介电质和导电插塞的CMOS衬底上，依次形成底电极膜层、磁性隧道结多层膜和硬掩模膜层；(2)图形化定义磁性隧道结图案，采用反应离子刻蚀硬掩模膜层和磁性隧道结多层膜并停止在底电极膜层上；(3)离子束刻蚀去除侧壁的覆盖层/破坏层；(4)自对准刻蚀底电极膜层，直到底电极膜层之下的层间介电质被部分刻蚀掉；(5)填充介电质在被刻蚀的硬掩模膜层、磁性隧道结多层膜和底电极膜层周围的空隙里，并采用化学机械抛光磨平介电质直到硬掩模膜层。

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海磁宇信息科技有限公司，未经上海磁宇信息科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201610554582.7/，转载请声明来源钻瓜专利网。

同类专利

交叉矩阵列式磁性随机存储器制造工艺-201510726633.5
发明人：肖荣福;郭一民;陈峻 -专利权人：上海磁宇信息科技有限公司
申请日： 2015-10-30 - 公布日： 2019-11-08 - 主分类号： H01L27/22
摘要：本发明提供了一种交叉矩阵列式磁性随机存储器制造工艺，包括：形成底电极；在所述底电极顶部形成磁记忆单元阵列，其中包括制备多层薄膜形成串联的磁性隧道结和导电层1/氧化物/导电层2三层结构，所述导电层1/氧化物/导电层2三层结构的氧化物是金属氧化物、半导体材料的氧化物，所述导电层1/氧化物/导电层2三层结构的导电层1和/或导电层2是金属、金属合金、金属氮化物或金属硼化物；在所述磁记忆单元阵列顶部形成顶电极。本发明极大的简化了MRAM的生产工艺、降低了成本，并且可以极大地提高存储芯片的集成度，特别是对于pSTT‑MRAM产品。

磁性存储器及与互补金属氧化物半导体驱动电路集成方法-201610901766.6
发明人： Z·Z·班迪克;J·R·奇尔德里斯;L·M·弗兰卡-内托;J·A·凯廷;N·L·罗伯逊 -专利权人： HGST荷兰公司
申请日： 2016-08-25 - 公布日： 2019-11-05 - 主分类号： H01L27/22
摘要：提供了一种与互补金属氧化物半导体(CMOS)驱动电路集成的磁性存储器，以及一种与固态驱动器(SSD)中使用的互补金属氧化物半导体(CMOS)驱动电路集成的磁性存储器的实施方法。提供了互补金属氧化物半导体(CMOS)晶片，并且在CMOS晶片的顶部上形成磁性存储器，提供有效的磁性存储器芯片。

用于磁体切换的具有手性反铁磁材料的磁存储器-201910155149.X
发明人： S·马尼帕特鲁尼;T·戈萨维;D·尼科诺夫;I·扬 -专利权人：英特尔公司
申请日： 2019-03-01 - 公布日： 2019-10-18 - 主分类号： H01L27/22
摘要：提供了一种装置，包括：具有带有磁化(例如，相对于装置的x‑y平面的垂直磁化)的磁体的磁性结；以及与磁性结相邻的互连，其中，所述互连包括手性反铁磁(AFM)材料(例如，Mn₃X，其中'X'包括Ge、Sn、Ga、Ir、Rh或Pt中的一种；1类kagomi反铁磁材料、2类超kagomi反铁磁材料，或金属有机物)。

一种基于光辅助写入的磁随机存储器-201910375841.3
发明人：姜岩峰;张雪;于平平;梁海莲;张曙斌 -专利权人：江南大学
申请日： 2019-05-07 - 公布日： 2019-08-16 - 主分类号： H01L27/22
摘要：本发明公开了一种基于光辅助写入的磁随机存储器，属于计算机存储技术领域。本发明为磁存储写入信息的方式提供了一种新的思路，即通过利用超短激光脉冲实现磁随机存储器中MTJ自由层磁化方向的改变，同时施加写电流完成信息的写入，其不再通过写电流来实现磁化方向的反转，从而避免了随着工艺尺寸的缩小而使的自由层的磁化状态翻转所需要的电流减小，该值与读电流越来越相近，使得读电流也可能使自由层的磁化状态翻转，造成写入错误率增加的问题；同时，由于不再通过电流大小实现磁化方向的反转，使得在利用超短激光脉冲实现MTJ自由层磁化方向的反转后，只需施加微小写电流即可实现信息的写入，降低了写入功率。

用于MRAM MTJ顶部电极连接的技术-201610293045.1
发明人：庄学理;徐晨祐;刘世昌 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-05-05 - 公布日： 2019-08-16 - 主分类号： H01L27/22
摘要：本发明的一些实施例涉及包括磁阻式随机存取存储器(MRAM)单元的集成电路。集成电路包括半导体衬底和设置在半导体衬底上的互连结构。互连结构包括以交替的方式堆叠在彼此上方的多个介电层和多个金属层。多个金属层包括下部金属层和设置在下部金属层上方的上部金属层。底部电极设置在下部金属层上方并与下部金属层电接触。磁性隧道结(MTJ)设置在底部电极的上表面上方。顶部电极设置在MTJ的上表面上方并且与上部金属层的下表面直接电接触。本发明的实施例还涉及用于MRAM MTJ顶部电极连接的技术。

一种磁性随机存储器顶电极连接孔的形成方法-201610370683.9
发明人：张云森;肖荣福 -专利权人：上海磁宇信息科技有限公司
申请日： 2016-05-30 - 公布日： 2019-08-13 - 主分类号： H01L27/22
摘要：本发明提供了一种磁性随机存储器顶电极连接孔的形成方法，步骤如下：S1.提供包括底电极、第一电介质层、MTJ结构单元、钽顶电极和第二电介质层的衬底；S2.在衬底上依次形成氮化硅膜层、顶电极连接孔刻蚀阻挡层和第三电介质层；S3.图形化转移顶电极连接孔图案到第三电介质层；S4.刻蚀第三电介质层，并去掉在图形化转移中残留的有机物，使图案转移到刻蚀阻挡层；S5.对刻蚀阻挡层进行刻蚀；S6.刻蚀氮化硅层；S7.去掉残留的有机物；S8.在顶电极连接孔内壁形成扩散阻止层；S9.采用铜或者钨填充顶电极连接孔，并采用CMP磨平填充物。本发明有效地降低了磁性随机存储器电路顶电极连接孔和MTJ单元短路的风险。

一种制作作为磁性随机存储器顶电极的导电硬掩模的方法-201810091729.2
发明人：张云森;肖荣福;郭一民;陈峻 -专利权人：上海磁宇信息科技有限公司
申请日： 2018-01-30 - 公布日： 2019-08-06 - 主分类号： H01L27/22
摘要：本发明提供了一种制作作为磁性随机存储器顶电极的导电硬掩模的方法，包括如下步骤：(1)提供表面抛光的带金属通孔的CMOS基底，在基底上沉积底电极和磁性隧道结多层膜、导电硬模层的刻蚀阻挡层、导电硬掩模、导电硬掩模的掩模层；(2)图形化导电硬掩模图案，利用光刻胶/无机抗反射涂层/含碳膜层的三层结构使图案转移到导电硬掩模的掩模层的顶部；(2)以剩下的含碳膜层和导电硬掩模的掩模层为掩模，刻蚀导电硬掩模，并除去含碳膜层和刻蚀带来的导电聚合物。本发明有益效果如下：增加了工艺的可选择行，极大的增加了关键尺寸的可控行，有利电学和良率的提高和器件的小型号化，增加了刻蚀/聚合物清除工艺窗口。

一种具有过流保护功能的霍尔集成电路-201822068435.6
发明人：孙克翔;潘晓芳 -专利权人：南京新捷中旭微电子有限公司
申请日： 2018-12-10 - 公布日： 2019-07-16 - 主分类号： H01L27/22
摘要：本实用新型涉及一种具有过流保护功能的霍尔集成电路，包括变压器、保险丝和输出回路，所述输出回路包括整流桥、第一电阻、第一电容、第二电容、第三电容、第一二极管、第一集成电路和第二集成电路，所述第一集成电路的型号为lm7812，所述第二集成电路的型号为UGN3020，该具有过流保护功能的霍尔集成电路中，第二集成电路的型号为UGN3020，在安装时固定安装在环形互感磁钢的空隙中，通过调整霍尔传感器的位置，即可调节霍尔元件动作的起始磁场，利用第一电阻、第二二极管和第三电容组成过流检测保护电路，避免第二集成电路输出端电压电流过大，从而保证霍尔元件安全可靠的运行，进而提高了该霍尔集成电路的实用性。

引线框架电感器-201780066158.0
发明人：乔伊斯·马里·马莱尼克斯;罗伯托·嘉姆彼罗·马索利尼;克里斯滕·阮·帕里什;奥斯瓦尔多·乔治·洛佩斯;乔纳森·阿尔梅里亚·努吉尔 -专利权人：德州仪器公司
申请日： 2017-12-29 - 公布日： 2019-06-14 - 主分类号： H01L27/22
摘要：一个实例包含一种装置，其由裸片(104)、引线框架(102)和导电材料(108)组成。所述裸片(104)包含在其中的电路。所述引线框架(102)与所述裸片(104)和其中的所述电路耦合。所述导电材料(108)与所述引线框架(102)相对地安置于所述裸片(104)上方的空间中，所述导电材料(108)耦合到所述引线框架(102)且被配置为其一个或多个匝以形成至少一个电感器。

一种使用深N阱隔离的MRAM芯片-201711250206.X
发明人：戴瑾;王志刚 -专利权人：上海磁宇信息科技有限公司
申请日： 2017-12-01 - 公布日： 2019-06-11 - 主分类号： H01L27/22
摘要：本发明公开了一种使用深N阱隔离的MRAM芯片，所述MRAM芯片包括MRAM器件及电路、P型半导体衬底、N阱和深N阱；所述N阱位于所述MRAM器件及电路外围，所述深N阱位于所述MRAM器件及电路下方，所述N阱底部与所述深N阱连接在一起，对所述MRAM器件及电路形成三维N阱‑深N阱隔离。本发明能够有效隔绝噪音，提高MRAM芯片读出稳定性。

STT-MRAM存储器-201711261714.8
发明人：戴强;陆宇 -专利权人：中电海康集团有限公司
申请日： 2017-12-04 - 公布日： 2019-06-11 - 主分类号： H01L27/22
摘要：本申请提供了一种STT‑MRAM存储器。该STT‑MRAM存储器包括多个存储单元，各存储单元包括设置在衬底上的且相互电连接的MTJ位元与开关器，各开关器的一个电极互联形成栅极条，STT‑MRAM存储器还包括：至少一个并联金属层，各并联金属层设置在一个栅极条的远离衬底的表面上。该存储器中，在栅极条上设置并联金属层，通过将栅极条与并联金属层并联的方式降低整个栅极条的电阻，进而缓解了电阻电容延迟效应，使得STT‑MRAM存储器具有较高的存储速度；并且，该STT‑MRAM存储器中，由于不需要通过Dummy bit来将栅极条并联在一起，所以保证了STT‑MRAM存储器具有较高的存储密度。

一种用于超导计算机的磁性随机存储器-201711207639.7
发明人：叶力 -专利权人：上海磁宇信息科技有限公司
申请日： 2017-11-27 - 公布日： 2019-06-04 - 主分类号： H01L27/22
摘要：本发明公开了一种适用于超导计算机的存储器存储位元设计方案，所述存储位元基于磁电阻自旋阀元件。所述存储位元在磁电阻自旋阀结构的基础上增设磁性辅助层，形成正交自旋阀结构，有助于在低温环境下实现写操作。上述设计方案包括磁矩平行于面内的磁性记忆层、磁性参考层，磁矩垂直于面内的磁性辅助层，以及插入其间的非磁性金属辅助层。存储位元利用记忆层的二元磁矩取向实现记录0、1数据信息，利用磁矩取向不同时存储位元的磁电阻效应实现对所存数据的读取。

存储单元-201811307721.1
发明人：莫竣傑;郭仕奇 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-11-05 - 公布日： 2019-06-04 - 主分类号： H01L27/22
摘要：本揭露实施方式揭示垂直存储单元及使用其的记忆装置。在一个实例中，揭示在基板上方的后端层上形成的存储单元。存储单元包括：第一电极、第二电极及磁穿隧接面。第一电极具有安置在后端层上方的侧壁及底表面。第二电极具有与后端层接触的侧壁及底表面。磁穿隧接面形成于第一电极与第二电极之间。将磁穿隧接面耦接至第一电极的侧壁及耦接至第二电极的侧壁。

磁阻式随机存取记忆体装置-201811195215.8
发明人：吴荣堂;童思频;吴思桦;潘兴强;吴孟谕 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-10-15 - 公布日： 2019-05-28 - 主分类号： H01L27/22
摘要：提供介层窗结构、利用介层窗结构的磁阻式随机存取记忆体装置及磁阻式随机存取记忆体装置的制造方法。在磁阻式随机存取记忆体装置的制造方法中，首先，沉积第一介电层在晶体管上。接着，形成接触窗在第一介电层内，且接触窗是电性连接至晶体管。然后，沉积金属氮化物层在第一介电层及接触窗上。接着，沉积蚀刻中止层在金属氧化物层上。然后，沉积第二介电层在蚀刻中止层上。接着，形成介层窗结构在第二介电层、蚀刻中止层及金属氮化物层内，且介层窗结构是位于接触窗上。然后，形成记忆体堆叠在介层窗结构上。

垂直混合自旋扭矩转换(STT)和自旋轨道扭矩(SOT)磁随机存取存储器的共享源极线架构-201780057487.9
发明人： S·李;H·蔡 -专利权人：西部数据技术公司
申请日： 2017-08-30 - 公布日： 2019-05-21 - 主分类号： H01L27/22
摘要：本发明题为“垂直混合自旋扭矩转换(STT)和自旋轨道扭矩(SOT)磁随机存取存储器的共享源极线架构”。本公开涉及一种混合自旋转换扭矩(STT)和自旋轨道扭矩(SOT)磁随机存取存储器(MRAM)。所述混合STT‑SOT MRAM的单元具有磁隧道结(MTJ)，所述磁隧道结具有其磁化垂直于衬底的平面取向的一些铁磁多层，和其磁化在所述衬底的所述平面内对齐的一些铁磁多层。架构导致高密度存储器。所述混合STT‑SOT MRAM降低编程电流密度，同时具有高切换速度、更高的热稳定性。

包括磁性随机存取存储器的半导体装置-201810523369.9
发明人：曾皇文;吴正洲;张哲睿 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-05-28 - 公布日： 2019-05-17 - 主分类号： H01L27/22
摘要：一种包括磁性随机存取存储器的半导体装置。磁性随机存取存储器包括多个磁性随机存取存储器单元。多个磁性随机存取存储器单元包括第一类型磁性随机存取存储器单元及第二类型磁性随机存取存储器单元。每个磁性随机存取存储器单元中包括磁性隧道结层，磁性隧道结层包括被钉扎磁性层、隧穿势垒层及自由磁性层。第一类型与第二类型磁性随机存取存储器单元的磁性隧道结膜堆叠的尺寸不同。在一或多个以上及以下实施例中，第一类型与第二类型磁性随机存取存储器单元的磁性隧道结膜堆叠的宽度不同。

一种半导体器件单元以及图像识别装置-201910031809.3
发明人：杨美音;罗军;许静;杨腾智;李彦如;李俊峰 -专利权人：中国科学院微电子研究所
申请日： 2019-01-14 - 公布日： 2019-05-17 - 主分类号： H01L27/22
摘要：本发明提供一种半导体器件单元以及图像识别装置，包括光电二极管和磁阻随机存储器，存储器可以为自旋转移力矩磁阻随机存储器或自旋轨道矩磁阻式随机存储器，光电二极管和磁阻随机存储器的底电极相互电连接，光电二极管和磁阻随机存储器的顶电极相互电连接。磁阻随机存储器有无限次重复写入及永久存储的特性，可以用于人工神经网络的权重计算，光电二极管感光后产生光电流信号，光电流的大小与磁阻随机存储器读取电流的量级相似，光电流流入磁阻随机存储器，从而可以用于人工神经网络图像识别。由于光电二极管为自驱动PN结器件，无需额外电源，能耗低且可以应用于断电的特殊环境中，同时，直接对模拟信号进行识别，实现更为智能的图像识别。

可变电阻存储器件-201811066768.3
发明人：朴正桓;金柱显;吴世忠;李同规;李正敏;洪京一 -专利权人：三星电子株式会社
申请日： 2018-09-13 - 公布日： 2019-05-14 - 主分类号： H01L27/22
摘要：一种可变电阻存储器件包括：在衬底上的金属互连层；层间绝缘层，其在金属互连层上并限定用于暴露金属互连层的一部分的接触孔；阻挡金属层，其包括在接触孔内的多个子阻挡金属层；插塞金属层，其在阻挡金属层上并掩埋接触孔；以及可变电阻结构，其在阻挡金属层和插塞金属层上。

磁性随机存储器记忆单元及其读写和抗干扰方法-201510608723.4
发明人：郭一民;陈峻;肖荣福;夏文斌;戴瑾 -专利权人：上海磁宇信息科技有限公司
申请日： 2015-09-22 - 公布日： 2019-04-26 - 主分类号： H01L27/22
摘要：本发明提供了一种磁性随机存储器记忆单元，包括堆叠结构和自旋阀控制层，堆叠结构包括：磁性参考层、磁性记忆层、隧道势垒层、中间层和自旋阀层；磁性参考层的磁化方向不变且磁各向异性垂直于层表面；磁性记忆层和自旋阀层的磁化方向可变且磁各向异性垂直于层表面；隧道势垒层位于磁性参考层和磁性记忆层之间且分别与磁性参考层和磁性记忆层相邻；中间层与磁性记忆层相邻；自旋阀层的磁各向异性小于磁性记忆层的磁各向异性；自旋阀层与所述中间层相邻；自旋阀控制层是与堆叠结构相间隔设置的导电层。本发明还提供了一种上述磁性随机存储器记忆单元的读写和抗干扰方法，以及基于以上设计构思的另一种记忆单元及其读写和抗干扰方法。

MRAM与其制作方法-201710884968.9
发明人：左正笏 -专利权人：中电海康集团有限公司
申请日： 2017-09-26 - 公布日： 2019-04-02 - 主分类号： H01L27/22
摘要：本申请提供了一种MRAM与其制作方法。该制作方法包括：步骤S1，在基底上设置预存储结构，预存储结构至少包括MTJ单元；步骤S2，在预存储结构的裸露表面上设置保护层材料，或者在预存储结构的裸露表面上以及基底的裸露表面上设置保护层材料；步骤S3，采用各向异性刻蚀法自对准刻蚀去除部分保护层材料，形成位于预存储结构的至少部分侧壁上的保护层。采用自对准刻蚀技术刻蚀保护层，该方法无需设置掩膜层，方法简单，容易控制，且只留下预存储结构侧壁上的保护层材料，避免了MTJ单元两侧的基底表面上或者是部分预存储结构的表面上的保护层材料带来的电容效应和应力效应，保证了器件具有较好的性能。

半导体存储器件-201811055002.5
发明人：朴基喆;金基雄;石瀚率;权炳昊;尹普彦 -专利权人：三星电子株式会社
申请日： 2018-09-11 - 公布日： 2019-03-19 - 主分类号： H01L27/22
摘要：一种半导体存储器件可以包括在半导体衬底上的选择晶体管、覆盖选择晶体管的层间绝缘层、联接到选择晶体管的漏极区域并构造为穿透层间绝缘层的下接触插塞、以及联接到下接触插塞的磁隧道结图案。下接触插塞可以包括金属图案以及与金属图案的顶表面接触的盖金属图案。盖金属图案可以包括具有比金属图案的顶表面的表面粗糙度小的表面粗糙度的顶表面。磁隧道结图案可以包括底电极和顶电极、在顶电极与底电极之间的下磁层和上磁层、以及在下磁层与上磁层之间的隧道势垒层。

磁感应器件及制造方法-201710374569.8
发明人：方向明;伍荣翔;单建安 -专利权人：成都线易科技有限责任公司;电子科技大学
申请日： 2017-05-24 - 公布日： 2019-03-15 - 主分类号： H01L27/22
摘要：本发明提供的磁感应器件包括：衬底、第一金属层以及第一介质层，所述衬底的第一表面开设有凹槽，所述第一金属层设置于所述凹槽内，所述第一金属层的表面低于所述第一表面，所述第一金属层的表面与所述第一表面构成第一凹陷部，所述第一介质层设置于所述衬底的第一表面且所述第一介质层填充所述第一凹陷部。本发明实施例提供的磁感应器件以及制造方法通过第一金属层的表面低于衬底表面形成第一凹陷部，且第一介质层设置于衬底表面并填充第一凹陷部，使得第一金属层与表面金属层之间的介质厚度增加而其他区域的介质厚度不变，既能减小寄生电容和提高击穿电压，又能降低衬底翘曲以及介质层剥离的风险。

一种平面型STT-MRAM记忆单元及其读写方法-201510608804.4
发明人：夏文斌;郭一民;陈峻;肖荣福 -专利权人：上海磁宇信息科技有限公司
申请日： 2015-09-22 - 公布日： 2019-03-08 - 主分类号： H01L27/22
摘要：本发明提供一种平面型STT‑MRAM记忆单元。此STT‑MRAM记忆单元包括：磁性参考层、磁性记忆层、隧道势垒层、磁晶优化辅助层、置压层和控制线；磁晶优化辅助层与磁性记忆层相邻并且设置于磁性记忆层远离衬底基片的一面；置压层与磁晶优化辅助层相邻并且设置于磁晶优化辅助层远离衬底基片的一面；控制线与置压层相邻并且设置于置压层远离衬底基片的一面。本发明还提供了一种平面型STT‑MRAM的读写方法，包括读操作时，在控制线与位线之间加正向偏置电压，产生的电场使磁性记忆层的垂直各向异性减小，面内各向异性增强；写操作时，在控制线与位线之间加负向偏置电压，产生的电场使磁性记忆层的垂直各向异性增强，面内各向异性减弱。

用于基于MRAM的磁性设备的电气互连设备-201580053583.7
发明人： B.坎博 -专利权人：克罗科斯科技公司
申请日： 2015-09-24 - 公布日： 2019-02-15 - 主分类号： H01L27/22
摘要：一种基于MRAM的磁性设备，包括电气互连设备，该电气互连设备包括：磁性隧道结；电气连接磁性隧道结的下端的带部；电气连接磁性隧道结的上端的电流线部；通过通孔电气连接下金属螺柱的上金属螺柱；带部与通孔直接电气接触，使得在磁性隧道结中传递的电流直接在带部和通孔之间以及在通孔和下金属螺柱或上金属螺柱之间流动。

一种高性能磁阻器件及制造工艺-201511028560.9
发明人：马可军;俞振中;郑律 -专利权人：江苏森尼克电子科技有限公司
申请日： 2015-12-31 - 公布日： 2019-02-12 - 主分类号： H01L27/22
摘要：本发明公开了一种高性能磁阻器件及制造工艺，通过多个科比诺圆盘的串联结构，取代传统的长条形磁阻器件，在获得最大磁阻效应的同时，又具备较大的输入阻抗。

用于具有平面存储器单元的三维存储器的垂直选择器-201810229187.0
发明人： S.李 -专利权人：桑迪士克科技有限责任公司
申请日： 2018-03-20 - 公布日： 2019-01-04 - 主分类号： H01L27/22
摘要：公开了用于非易失性存储器的设备、系统和方法。平面非易失性存储器单元的多个层形成三维存储器阵列。多个字线耦接到平面非易失性存储单元。字线可以跨越存储器单元的层水平延伸。多个选择器列耦接到平面非易失性存储单元。选择器列垂直延伸通过存储器单元的层，并且可以包含由同心的一个或多个选择性层围绕的中心导体。一个或多个选择性层可以响应于电压满足阈值而允许电流通过字线与中心导体之间的单元。

半导体器件-201810600478.6
发明人：李吉镐;高宽协;林濬熙;金泓秀;田昌勳 -专利权人：三星电子株式会社
申请日： 2018-06-12 - 公布日： 2018-12-25 - 主分类号： H01L27/22
摘要：本发明提供一种半导体器件。半导体器件包括第一存储器区段以及第二存储器区段。第一存储器区段设置在衬底上。第二存储器区段垂直堆叠在第一存储器区段上。第一存储器区段设置在衬底与第二存储器区段之间。第一存储器区段包括闪存单元结构，且第二存储器区段包括可变电阻存储单元结构。闪存单元结构包括：至少一个单元串，包括串联连接到彼此的多个第一存储单元；以及位线，位于衬底上且连接到至少一个单元串。位线在垂直方向上夹置在至少一个单元串与第二存储器区段之间且连接到第二存储器区段。

用于制造磁性结的自组装图案方法-201810527548.X
发明人：弗拉基米尔·尼基京;德米特罗·阿帕尔科夫;塞巴斯蒂安·沙费尔 -专利权人：三星电子株式会社
申请日： 2018-05-28 - 公布日： 2018-12-11 - 主分类号： H01L27/22
摘要：描述了可用于磁性器件中的磁性结和一种用于提供磁性结的方法。提供图案化的晶种层。图案化的晶种层包括散布有绝缘基质的磁晶种岛。在图案化的晶种层之后提供磁阻堆栈的至少一部分。磁阻堆栈包括至少一个磁性分离层。磁性分离层包括至少一种磁性材料和至少一个绝缘体。该方法至少使磁阻堆栈的该部分退火，以使得该至少一个磁性分离层分离。磁性分离层的成分分离，使得磁性材料的部分与磁晶种岛对准，并且使得绝缘体的部分与绝缘基质对准。

一种超高密度随机存储器架构-201710302215.2
发明人：肖荣福;郭一民;陈峻 -专利权人：上海磁宇信息科技有限公司
申请日： 2017-05-02 - 公布日： 2018-11-13 - 主分类号： H01L27/22
摘要：本发明公开了一种超高密度随机存储器架构，包括：以矩阵列方式排布布置的多个存储单元；其中，每个存储单元包括：以垂直叠加的形式生成的第一半导体区域、第二半导体区域和第三半导体区域，其中第一半导体区域和第三半导体区域具有第一掺杂类型，第二半导体区域具有第二掺杂类型；在第三半导体区域正上方邻接地形成有漏极，在第一半导体区域正下方邻接地形成有源极，在第二半导体区域垂直两侧形成有两个栅极，其中栅极与第二半导体区域经由氧化物绝缘物隔开。

一种超高密度随机存储器架构-201710247398.2
发明人：肖荣福;郭一民;陈峻 -专利权人：上海磁宇信息科技有限公司
申请日： 2017-04-14 - 公布日： 2018-11-02 - 主分类号： H01L27/22
摘要：本发明公开了一种超高密度随机存储器架构，包括：以垂直叠加的形式生成的第一半导体区域、第二半导体区域和第三半导体区域；在第三半导体区域正上方邻接地形成有漏极，在第一半导体区域正下方邻接地形成有源极，在第二半导体区域的两侧分别形成有一个栅极，其中栅极与第二半导体区域经由氧化物绝缘物隔开；其中，第一半导体区域和第三半导体区域具有第一掺杂类型，第二半导体区域具有第二掺杂类型。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]一种磁性随机存储器的制备方法在审

专利文献下载