[发明专利]一种双分裂沟槽栅电荷存储型IGBT及其制造方法

摘要

本发明属于功率半导体器件技术领域，具体涉及沟槽栅电荷存储型绝缘栅双极型晶体管。本发明通过在器件沟槽内栅电极的底部和侧面引入与发射极等电位的双分裂电极以及双分裂电极和栅电极之间的介质层，在不影响IGBT器件阈值电压和开通的情况下，减小了栅极电容，从而提高了器件的开关速度，降低器件的开关损耗；同时宽的底部分裂电极和浮空p型基区进一步改善了整个N型漂移区的载流子浓度分布，并改善了器件的短路安全工作区和击穿特性，提高了器件的性能和可靠性。本发明所提出的双分裂沟槽栅电荷存储型IGBT制作方法不需要增加额外的工艺步骤，与传统CSTBT制作方法兼容。 1

主权项

1.一种双分裂沟槽栅电荷存储型IGBT，包括从下至上依次层叠设置的集电极金属(12)、P型集电极区(11)、N型电场阻止层(10)、N型漂移区(9)和发射极金属(1)；所述N型漂移区(9)中具有N+发射区(5)、P+发射区(6)、P型基区(71)、N型电荷存储层(8)和沟槽栅结构；所述沟槽栅结构沿垂直方向贯穿N型电荷存储层(8)；所述P型基区(71)位于沟槽栅结构一侧的N型电荷存储层(8)上表面，N+发射区(5)和P+发射区(6)并列位于P型基区(71)上表面；N+发射区(5)和P+发射区(6)的上表面与发射极金属(1)连接；其特征在于，所述沟槽栅结构包括底部分裂电极(31)、栅电极(32)、侧面分裂电极(33)、栅介质层(41)、第二介质层(42)、第三介质层(43)、第四介质层(44)和第五介质层(45)；所述栅电极(32)和侧面分裂电极(33)之间通过第三介质层(43)连接；所述栅电极(32)通过栅介质层(41)与N+发射区(5)和P型基区(71)连接；所述N型漂移区(9)中还具有浮空P型基区(72)，所述浮空P型基区(72)位于沟槽栅结构另一侧的N型电荷存储层(8)上表面；侧面分裂电极(33)通过第二介质层(42)与浮空P型基区(72)连接；所述底部分裂电极(31)位于栅电极(32)和侧面分裂电极(33)的下方，且底部分裂电极(31)的上表面深度小于N型电荷存储层(8)的结深，底部分裂电极(31)的下表面深度大于N型电荷存储层(8)的结深；所述底部分裂电极(31)的上表面与栅电极(32)、侧面分裂电极(33)的下表面之间通过第四介质层(44)连接；所述底部分裂电极(31)的下表面及侧面与N型漂移区(9)和N型电荷存储层(8)之间通过第五介质层(45)连接；所述底部分裂电极(31)的宽度大于第二介质层(42)、侧面分裂电极(33)、第三介质层(43)、栅电极(32)和栅介质层(41)的宽度之和，使沟槽栅结构呈倒“T”字形；所述浮空P型基区(72)、第二介质层(42)、侧面分裂电极(33)、第三介质层(43)、栅电极(32)和栅介质层(41)的上表面具有第一介质层(2)；所述底部分裂电极(31)、侧面分裂电极(33)与发射极金属(1)等电位。