[发明专利]一种双分裂沟槽栅电荷存储型IGBT及其制造方法

说明书

本发明属于功率半导体器件技术领域，具体涉及沟槽栅电荷存储型绝缘栅双极型晶体管。本发明通过在器件沟槽内栅电极的底部和侧面引入与发射极等电位的双分裂电极以及双分裂电极和栅电极之间的介质层，在不影响IGBT器件阈值电压和开通的情况下，减小了栅极电容，从而提高了器件的开关速度，降低器件的开关损耗；同时宽的底部分裂电极和浮空p型基区进一步改善了整个N型漂移区的载流子浓度分布，并改善了器件的短路安全工作区和击穿特性，提高了器件的性能和可靠性。本发明所提出的双分裂沟槽栅电荷存储型IGBT制作方法不需要增加额外的工艺步骤，与传统CSTBT制作方法兼容。

技术领域

本发明属于功率半导体器件技术领域，涉及绝缘栅双极型晶体管(IGBT)，具体涉及沟槽栅电荷存储型绝缘栅双极型晶体管(CSTBT)。

背景技术

绝缘栅双极型晶体管(IGBT)是一种MOS场效应和双极型晶体管复合的新型电力电子器件。它既有MOSFET易于驱动，控制简单的优点，又有功率晶体管导通压降低，通态电流大，损耗小的优点，已成为现代电力电子电路中的核心电子元器件之一，广泛地应用在诸如通信、能源、交通、工业、医学、家用电器及航空航天等国民经济的各个领域。IGBT的应用对电力电子系统性能的提升起到了极为重要的作用。

从IGBT发明以来，人们一直致力于改善IGBT的性能。经过二十几年的发展，相继提出了6代IGBT器件结构，使器件性能得到了稳步的提升。第6代的沟槽栅电荷存储型绝缘栅双极型晶体管(CSTBT)由于采用了较高掺杂浓度和一定厚度的N型电荷存储层结构，使IGBT器件靠近发射极端的载流子浓度分布得到了极大的改善，提高了N型漂移区的电导调制，改善了整个N型漂移区的载流子浓度分布，使IGBT获得了低的正向导通压降和改善的正向导通压降和关断损耗的折中。但是，对于CSTBT器件结构，由于较高掺杂浓度和一定厚度的N型电荷存储层的存在，器件的击穿电压显著降低，为了有效屏蔽N型电荷存储层的不利影响获得一定的器件耐压，需要采用：1)深的沟槽栅深度，使沟槽栅的深度大于N型电荷存储层的结深，但深的沟槽栅深度不仅增大了栅极-发射极电容，也增大了栅极-集电极电容，因而，降低了器件的开关速度，增大器件的开关损耗，影响了器件的导通压降和开关损耗的折中特性；2)小的元胞宽度，使沟槽栅之间的间距尽可能减小，然而，高密度的沟槽MOS结构不仅增大了器件的栅极电容，降低了器件的开关速度，增大了器件的开关损耗，影响了器件的导通压降和开关损耗的折中特性，而且，增加了器件的饱和电流密度，使器件的短路安全工作区变差。

发明内容

本发明的目的是为了在一定的器件沟槽深度和沟槽MOS结构密度的情况下，减小器件的栅极电容，特别是栅极-集电极电容，提高器件的开关速度，减小开关损耗，同时减小器件的饱和电流密度改善器件的短路安全工作区并提高器件的击穿电压，并进一步提高器件发射极端的载流子增强效应，改善整个N型漂移区的载流子浓度分布，进一步改善正向导通压降和开关损耗的折中，在传统CSTBT器件结构的基础上(如图1所示)，本发明提供一种双分裂沟槽栅电荷存储型IGBT(如图2所示)及其制作方法。本发明通过在器件沟槽内栅电极的底部和侧面引入与发射极等电位的双分裂电极，通过双分裂电极以及双分裂电极和栅电极之间厚介质层的屏蔽作用，减小器件的栅极电容，特别是栅极-集电极电容，提高器件的开关速度，降低器件的开关损耗；同时，在侧面分裂电极处减小了MOS沟道的密度，减小了器件的饱和电流密度改善了器件的短路安全工作区，同时通过使侧面分裂电极处的p型基区浮空并在沟槽底部采用宽的底部分裂电极进一步减小了发射极附近的空穴抽取面积，提高发射极端的载流子增强效应，进一步改善整个N型漂移区的载流子浓度分布；此外，通过底部分裂电极周围的厚介质层和宽的底部分裂电极宽度进一步屏蔽了N型电荷存储层对器件击穿电压的影响，在一定的器件沟槽深度和沟槽MOS结构密度的情况下进一步提高了器件的击穿电压，改善了沟槽底部电场的集中，进一步提高了器件的可靠性。所提出的制作方法不需要增加额外的工艺步骤，与传统CSTBT制作方法兼容。