[发明专利]具有更高反向浪涌能力和更小漏电流的含多晶硅层齐纳二极管在审
| 申请号： | 201480051532.6 | 申请日： | 2014-09-26 |
| 公开（公告）号： | CN105556679A | 公开（公告）日： | 2016-05-04 |
| 发明（设计）人： | 陈世冠;江挽澜;林意茵;蒋铭泰;彭智平 | 申请（专利权）人： | 威世通用半导体公司 |
| 主分类号： | H01L29/866 | 分类号： | H01L29/866 |
| 代理公司： | 中原信达知识产权代理有限责任公司 11219 | 代理人： | 李兰;孙志湧 |
| 地址： | 美国*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种半导体器件，诸如齐纳二极管，所述半导体器件包括第一导电类型的第一半导体材料和第二导电类型的第二半导体材料，所述第二半导体材料与所述第一半导体材料接触以在所述第一半导体材料和所述第二半导体材料接触之间形成结。第一氧化物层设置在所述第二半导体材料的一部分上方，使得所述第二半导体材料的剩余部分露出。多晶硅层设置在所述第二半导体材料的露出部分和所述第一氧化物层的一部分上。第一导电层设置在所述多晶硅层上。第二导电层设置在所述第一半导体材料的表面上，所述表面与接触所述第二半导体材料的所述第一半导体材料的表面相反。 | ||
| 搜索关键词： | 具有 更高 反向 浪涌 能力 漏电 多晶 齐纳二极管 | ||
【主权项】：
一种半导体器件，所述半导体器件包括：第一导电类型的第一半导体材料；第二导电类型的第二半导体材料，所述第二半导体材料与所述第一半导体材料接触以在所述第二半导体材料和所述第一半导体材料接触之间形成结；第一氧化物层，所述第一氧化物层设置在所述第二半导体材料的一部分上方，使得所述第二半导体材料的剩余部分露出；多晶硅层，所述多晶硅层设置在所述第二半导体材料的露出部分和所述第一氧化物层的一部分上；第一导电层，所述第一导电层设置在所述多晶硅层上；以及第二导电层，所述第二导电层设置在所述第一半导体材料的下述表面上，所述表面与接触所述第二半导体材料的所述第一半导体材料的表面相反。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于威世通用半导体公司，未经威世通用半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201480051532.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 双向瞬态电压抑制器件及其制造方法-201510306834.X
- 李理;马万里;赵圣哲 - 北大方正集团有限公司;深圳方正微电子有限公司
- 2015-06-05 - 2019-11-08 - H01L29/866
- 本发明提供了一种双向瞬态电压抑制器件及其制造方法，方法包括：在生长掺杂硅层的硅片衬底上刻蚀多个沟槽；对形成所述多个沟槽的硅片进行热氧化，在每个所述沟槽内填充氧化硅，并制备掺杂区域；在形成所述掺杂区域的硅片上生长介质层；在所述介质层上制备多个金属孔，并在所述硅片衬底的下表面上生长金属层；将所述多个金属孔等分为两部分，分别作为第一输入/输出端口和第二输入/输出端口，将所述金属层作为第三输入/输出端口。通过本发明的技术方案，可以在提高瞬态电压抑制器件性能的同时降低瞬态电压抑制器件的制造成本。
- 半导体器件及其制造方法-201910520014.9
- 王英杰;饶晓俊 - 杭州士兰集成电路有限公司
- 2019-06-17 - 2019-09-24 - H01L29/866
- 本申请公开了一种半导体器件及其制造方法，该半导体器件包括：半导体衬底，在半导体衬底的第二表面引出第二电极端；外延层，位于半导体衬底的第一表面上；基区，自外延层表面延伸至外延层中；发射区，自基区表面延伸至基区中以引出第一电极端；第一掺杂区，自外延层表面延伸至外延层中，第一掺杂区与基区被外延层分隔；第二掺杂区，位于外延层中，分别与基区、第一掺杂区接触；以及电导通路径，用于将第一掺杂区与外延层电连接，其中，半导体衬底、外延层以及发射区的掺杂类型为第一掺杂类型，基区、第一掺杂区以及第二掺杂区的掺杂类型为第二掺杂类型，第一掺杂类型与第二掺杂类型相反。
- 半导体装置-201410638101.1
- 佐久间盛敬 - 精工爱普生株式会社
- 2014-11-05 - 2019-02-01 - H01L29/866
- 本发明提供一种半导体装置，其具备：场绝缘膜(17、18)，其被设置在P型外延生长层(13)上并具有第一角部(17a)、(17b)、(18a)、(18b)；N‑型的阴极(14)，其被设置在所述P型外延生长层上并位于所述场绝缘膜的内侧，P‑型的阳极(20)，其以与所述阴极上方相连接的方式而形成并对所述场绝缘膜的内侧的所述第一角部进行覆盖，所述阴极与所述阳极的接合部为二极管的PN接合部，所述PN接合部与所述第一角部分离。
- 一种采用玻璃钝化芯片封装的齐纳稳压二极管-201820791779.7
- 董珂 - 济南固锝电子器件有限公司
- 2018-05-25 - 2018-12-21 - H01L29/866
- 本实用新型属于半导体功率器件电子技术领域，具体地说是一种采用玻璃钝化芯片封装的齐纳稳压二极管。该实用新型的采用玻璃钝化芯片封装的齐纳稳压二极管包括稳压芯片和封装体，稳压芯片为六边形结构，稳压芯片两侧为双面硼扩散形成的两个P区，两个P区之间为N区，使稳压芯片形成两个相对的PN结；所述稳压芯片两侧分别连接有引线，封装体用于封装稳压芯片和引线。本实用新型的采用玻璃钝化芯片封装的齐纳稳压二极管结构设计合理，可以扩大二极管的高压适用范围，并能大幅度降低动态阻抗，具有良好的推广应用价值。
- 齐纳二极管-201480058416.7
- 江口博臣;金原啓道;大川峰司;池田智史 - 丰田自动车株式会社
- 2014-10-30 - 2018-12-04 - H01L29/866
- 齐纳二极管(10)包括：半导体基板(12)、阳极电极(40)和阴极电极(42)。半导体基板(12)包括p型阳极区(20)、n型电流路径区(22)和漂移区(24)。p型阳极区(20)连接到所述阳极电极(40)。n型电流路径区(22)与所述阳极区(20)接触。漂移区(24)与所述阳极区(20)和所述电流路径区(22)接触。漂移区(24)是n型的。漂移区(24)具有比所述电流路径区(22)低的n型杂质浓度。漂移区(24)直接地或经由另一个n型区(26)连接到所述阴极电极(42)。
- 一种便于串联的稳压二极管-201820206867.6
- 郑大龙;郑宝龙 - 郑大龙
- 2018-02-06 - 2018-09-25 - H01L29/866
- 本实用新型公开了一种便于串联的稳压二极管，包括二极管本体、第一电极杆、第二电极杆、单向弹性膜销、单向弹性膜套、外螺纹、内螺纹、弹性膜销螺纹套和弹性膜套螺纹套，二极管本体的一端设有第一电极杆，第一电极杆的外侧设有单向弹性膜销，单向弹性膜销的一侧设有弹性膜销螺纹套，二极管本体的另一端设有第二电极杆，第二电极杆的外侧设有单向弹性膜套，单向弹性膜套的一侧设有弹性膜套螺纹套，第一电极杆的一端设有内螺纹，第二电极杆上设有外螺纹。该稳压二极管在串联的时候十分简单，提高串联效率，节约时间，而且不会出现断路的现象，串联的连接更加牢固，提高串联质量，结构简单，方便推广。
- 齐纳二极管及其制作方法-201711428937.9
- 不公告发明人 - 深圳市晶特智造科技有限公司
- 2017-12-25 - 2018-05-01 - H01L29/866
- 本发明提供了一种齐纳二极管的制作方法，包括提供P型衬底，并在所述P型衬底制作N型阱；在所述N型阱制作场氧化区，所述场氧化区在所述N型阱的内部界定齐纳二极管主体制作区域；在所述齐纳二极管主体制作区域进行第一次N型掺杂处理，形成N型低掺杂区；在所述N型低掺杂区进行第二次N型掺杂处理，以在所述N型低掺杂区形成N型重掺杂区，其中，所述N型低掺杂区和所述N型重掺杂区在形成过程中分别采用不同的曝光条件。本发明还提供一种采用上述方法制作而成的齐纳二极管。
- 一种大功率稳压管-201720128292.6
- 高飞 - 东莞市裕金电子有限公司
- 2017-02-13 - 2017-08-25 - H01L29/866
- 本实用新型涉及一种大功率稳压管，包括稳压管外壳，所述稳压管外壳一侧设有阴极引线，所述稳压管外壳另一侧设有阳极引线，所述阴极引线、阳极引线一端均连接基底，所述基底一侧均设有N型硅片，所述N型硅片一侧均设有PN结，所述PN结一端均连接合金块，所述合金块之间设有连接引线，所说PN结四周设有散热片，通过正向反向串联，在功率较大的放大电路，可起过压保护作用，同时通过对强化PN结散热效果，减少功率损耗，实用性强，增强设备的使用寿命。
- 半导体装置-201310128871.7
- 理崎智光 - 精工半导体有限公司
- 2013-04-15 - 2017-06-20 - H01L29/866
- 本发明提供一种半导体装置，该半导体装置包含钳位二极管，并具有设置在半导体衬底（6）上的耐压调整用第一导电型低浓度区域（5）；圆形的第二导电型高浓度区域（1），其设置在耐压调整用第一导电型低浓度区域（5）内；环状的元件分离用绝缘膜（2），其在耐压调整用第一导电型低浓度区域（5）内，被设置成以不与第二导电型高浓度区域（1）相接的方式围住第二导电型高浓度区域（1）；第一导电型高浓度区域（3），其在耐压调整用第一导电型低浓度区域（5）内，设置在元件分离用绝缘膜（2）的环以外。提供一种具有钳位二极管的半导体装置，该钳位二极管的经时劣化、晶片面内偏差、晶片间偏差、批次间偏差以及击穿前的泄漏小。
- 一种新型多晶硅薄膜齐纳二极管-201621025901.7
- 何志 - 佛山芯光半导体有限公司
- 2016-08-31 - 2017-06-06 - H01L29/866
- 本实用新型公开了一种新型多晶硅薄膜齐纳二极管，包括衬底以及在衬底上依次生长钝化层A和多晶硅薄膜；在多晶硅薄膜部分区形成的N型掺杂区；在多晶硅薄膜另一部分进行的P型掺杂区；钝化层B，该钝化层位于多晶硅薄膜的上表面区域；N型掺杂区上的电极，该电极位于N型掺杂区的上方以及部分钝化层的上方；P型掺杂区上的电极，该电极位于P型掺杂区的上方以及部分钝化层的上方，在利用激光退火对N型掺杂剂与P型掺杂剂进行激活，改善了传统的高温炉激活工艺问题，时间短，灵活性高。
- 一种新型多晶硅薄膜齐纳二极管及制作方法-201610800023.X
- 何志 - 佛山芯光半导体有限公司
- 2016-08-31 - 2017-05-24 - H01L29/866
- 本发明公开了一种新型多晶硅薄膜齐纳二极管及制作方法，包括衬底以及在衬底上依次生长钝化层A和多晶硅薄膜；在多晶硅薄膜部分区形成的N型掺杂区；在多晶硅薄膜另一部分进行的P型掺杂区；钝化层B，该钝化层位于多晶硅薄膜的上表面区域；N型掺杂区上的电极，该电极位于N型掺杂区的上方以及部分钝化层的上方；P型掺杂区上的电极，该电极位于P型掺杂区的上方以及部分钝化层的上方，在利用激光退火对N型掺杂剂与P型掺杂剂进行激活，改善了传统的高温炉激活工艺问题，时间短，灵活性高。
- BCD工艺中的隔离型横向齐纳二极管及其制造方法-201310064778.4
- 刘冬华;胡君;石晶;段文婷;钱文生 - 上海华虹宏力半导体制造有限公司
- 2013-03-01 - 2017-04-05 - H01L29/866
- 本发明公开了一种BCD工艺中的隔离型横向齐纳二极管，包括N型深阱；N型区和P型区形成于由高压P阱和P阱所包围的第一有源区中、且分别由N和P型源漏注入区组成，N型区和P型区横向排列并相隔横向距离一，由N型区和P型区以及两者之间的掺杂区组成隔离型横向齐纳二极管的PN结，通过调节横向距离一调节隔离型横向齐纳二极管的击穿电压；低压N阱，形成于第一有源区外的N型深阱中，表面形成有由N型源漏注入区组成的N型深阱引出区。本发明还公开了一种BCD工艺中的隔离型横向齐纳二极管的制造方法。本发明器件工艺能够和BCD工艺良好的集成，不仅能够降低工艺成本，还能使整个集成电路的系统性能和可靠性得到提高。
- BCD工艺中的隔离型齐纳二极管及其制造方法-201310058886.0
- 刘冬华;石晶;段文婷;胡君;钱文生 - 上海华虹宏力半导体制造有限公司
- 2013-02-25 - 2016-11-09 - H01L29/866
- 本发明公开了一种BCD工艺中的隔离型齐纳二极管，包括N型深阱，形成于半导体衬底上并用于实现隔离型齐纳二极管的隔离；P型区，包括叠加而成的高压P阱、P阱和P型基区；N型区，由形成于P型区表面上的N型源漏注入区组成，N型区底部和P型区接触并形成隔离型齐纳二极管的PN结；P型引出区，由形成于P型区表面上的N型源漏注入区组成；低压N阱，形成于N型深阱中并位于P型区外部，在低压N阱表面形成有由N型源漏注入区组成的N型深阱引出区。本发明还公开了一种BCD工艺中的隔离型齐纳二极管的制造方法。本发明器件工艺能够和BCD工艺良好的集成，不仅能够降低工艺成本，还能使整个集成电路的系统性能和可靠性得到提高。
- 一种二极管-201520981860.8
- 李志福 - 朝阳无线电元件有限责任公司
- 2015-12-02 - 2016-05-04 - H01L29/866
- 本实用新型涉及一种二极管，所述二极管包括，硅衬底、发光层、渐变层和两个PN结构，其中，所述PN结构，一个是扩散结，另一个是合金结；所述扩散结包围合金结，所述合金结的结深大于扩散结的结深；所述合金结和扩散结均为掺杂PN结，所述合金结的掺杂浓度小于扩散结的掺杂浓度，所述PN结构中的N型氮化硅层形成于所述衬底之上，所述发光层形成于N型氮化硅层之上；所述PN结构中的P型氮化硅层，形成于所述发光层之上，所述二极管还包括P+型氮化物层和N+型氮化物层，P+型氮化物层形成于所述P型氮化硅层之上，所述渐变层为氮化铟铝镓渐变层，形成于高P+型氮化物层之上，N+型氮化物层、形成于所述氮化铟铝镓渐变层之上。
- 具有更高反向浪涌能力和更小漏电流的含多晶硅层齐纳二极管-201480051532.6
- 陈世冠;江挽澜;林意茵;蒋铭泰;彭智平 - 威世通用半导体公司
- 2014-09-26 - 2016-05-04 - H01L29/866
- 本发明公开了一种半导体器件，诸如齐纳二极管，所述半导体器件包括第一导电类型的第一半导体材料和第二导电类型的第二半导体材料，所述第二半导体材料与所述第一半导体材料接触以在所述第一半导体材料和所述第二半导体材料接触之间形成结。第一氧化物层设置在所述第二半导体材料的一部分上方，使得所述第二半导体材料的剩余部分露出。多晶硅层设置在所述第二半导体材料的露出部分和所述第一氧化物层的一部分上。第一导电层设置在所述多晶硅层上。第二导电层设置在所述第一半导体材料的表面上，所述表面与接触所述第二半导体材料的所述第一半导体材料的表面相反。
- 齐纳二极管和电路-201520964609.0
- R·西莫拉;P·弗纳拉 - 意法半导体(鲁塞)公司
- 2015-11-26 - 2016-04-20 - H01L29/866
- 本实用新型涉及齐纳二极管和电路。提供一种齐纳二极管，包括：具有第一导电类型的阴极区域(CD1)，形成在具有第二导电类型的半导体衬底(SUB)的表面上；具有第二导电类型的阳极区域(AD1)，形成在所述阴极区域之下，所述阴极区域和所述阳极区域通过沟槽隔离(STI1)与衬底的其余部分相隔离；第一导电区域(CDC,EDC,ED1)，被配置为当其经受足够的电压时生成与所述阴极区域和所述阳极区域之间的界面相垂直的第一电场；以及第二导电区域(GT1,GTC)，被配置为当其经受足够的电压时生成与所述阴极区域和阳极区域之间的界面相平行的第二电场。根据本实用新型的方案，可以提供能够进行击穿电压调节的齐纳二极管和相关电路。
- 齐纳二极管与电路-201520940470.6
- R·西莫拉;P·弗纳拉 - 意法半导体(鲁塞)公司
- 2015-11-23 - 2016-04-13 - H01L29/866
- 本实用新型涉及齐纳二极管与电路。本实用新型提供了一种齐纳二极管，包括：形成在半导体衬底(SUB)中并且平行于在阴极区域(CD1)与阳极区域(AD1)之间的衬底的表面的齐纳二极管结、被配置成在受到适当的电压时生成垂直于齐纳二极管结的第一电场的传导区域(BDC，EDC，ED1，NW)、以及被配置成在受到适当的电压时生成在齐纳二极管结的平面中的第二电场的传导区域(GT1，GTC)。
- 齐纳二极管-201520102638.6
- 王春来;操小莉 - 深圳市麦积电子科技有限公司
- 2015-02-12 - 2015-07-29 - H01L29/866
- 本实用新型适用于半导体技术领域，提供了一种齐纳二极管，包括半导体衬底，位于所述半导体衬底两端的外延层，位于所述半导体衬底上的低压阱，以及位于所述低压阱上的有源区，所述有源区到所述低压阱的侧壁的距离为0.4-1.2um。本实用新型实施例的齐纳二极管通过扩大有源区到低压阱的侧壁之间的距离以及在所述低压阱与半导体衬底之间设置高压阱的方式提高齐纳二极管的耐压值，实现了高压信号的钳位。
- TVS器件及工艺方法-201310717875.9
- 徐俊杰;袁秉荣;康志潇 - 上海华虹宏力半导体制造有限公司
- 2013-12-23 - 2015-06-24 - H01L29/866
- 本发明公开了一种TVS器件，包含P型衬底上的第一外延层及第二外延层，P型衬底具有背面金属，第一外延层中具有N型埋层，填充氧化物的深隔离沟槽隔离出齐纳二极管、上桥二极管及下桥二极管，第二外延层中具有重掺杂的P型区及重掺杂的N型区，第二外延层表面具有金属前介质层及覆盖在金属前介质层上的顶层金属，所述的齐纳二极管，其阳极是由多个从上至下依次贯穿第二外延层、第一外延层，底部位于P型衬底上的多晶硅深沟槽构成，将传统的平面型器件改为三维立体结构，节省了芯片面积。本发明还公开了所述TVS器件的制造方法。
- 齐纳二极管结构及其制造方法-201210085468.6
- 陈富鑫 - 隆达电子股份有限公司
- 2012-03-23 - 2013-07-10 - H01L29/866
- 本发明实施例提供一种齐纳二极管结构及其制造方法，该齐纳二极管包括第一型半导体层、第二型半导体层、第一电极、第二电极以及隔离层。其中，第二型半导体层位于第一型半导体层内的一预定区域中。第一电极位于第一型半导体层的底部。第二电极位于第一型半导体层与第二型半导体层上，且对应于第二型半导体层。隔离层位于第一型半导体层及第二型半导体层之上，并围绕着第二电极。据此，此齐纳二极管结构可利用设置隔离层防止齐纳二极管封装于电路板上时，因延伸爬胶造成短路的现象发生。
- 锗硅BiCMOS工艺中的齐纳二极管及制造方法-201210004113.X
- 刘冬华;胡君;段文婷;钱文生;石晶 - 上海华虹NEC电子有限公司
- 2012-01-06 - 2013-04-10 - H01L29/866
- 本发明公开了一种锗硅BiCMOS工艺中的齐纳二极管，N区由形成于有源区中并被N型深阱包覆；在有源区两侧的浅槽场氧底部形成有赝埋层，N区通过N型深阱和赝埋层相连接。N区的电极通过形成于赝埋层顶部的浅槽场氧中的深孔接触引出。P区由形成于有源区中的一P型离子注入区组成，P区位于N区的顶部并和N区相接触且P区的掺杂浓度大于所述N区的掺杂浓度；P区的电极通过形成于有源区顶部的金属接触引出。本发明还公开了一种锗硅BiCMOS工艺中的齐纳二极管的制造方法。本发明能与锗硅BiCMOS工艺完全集成，能为锗硅BiCMOS的电路设计提供一种稳压器件。
- 锗硅BiCMOS中的横向齐纳二极管结构及其实现方法-201210008189.X
- 石晶;刘冬华;段文婷;钱文生;胡君 - 上海华虹NEC电子有限公司
- 2012-01-12 - 2013-04-10 - H01L29/866
- 本发明公开了一种锗硅BiCMOS中的横向齐纳二极管结构及其实现方法，该结构包括：P型衬底，浅槽区填充氧化物，浅槽区填充氧化物上按由下往上依次形成的第一氧化硅层、第一多晶硅层、SiGe层、第一氧化硅介质层和第一氮化硅介质层，N区，P区，N区上形成的第二氧化硅介质层和第二氮化硅介质层，重掺杂的发射极多晶硅层、发射极侧墙；其实现方法主要在于：1)N区：掺杂条件与锗硅HBT三极管的集电区注入一致；2)P区：是重掺杂，工艺条件与锗硅HBT的外基区注入一致；3)P区位于N区的两侧，N区通过重掺杂的发射极多晶硅引出。本发明实现了与锗硅BiCMOS工艺的完全集成，为锗硅BiCMOS的电路设计提供稳压器件。
- 垂直的齐纳二极管结构及其制备方法-201010291813.2
- 张帅;董科 - 上海华虹NEC电子有限公司
- 2010-09-26 - 2012-04-11 - H01L29/866
- 本发明公开了一种垂直的齐纳二极管结构，该其特征在于：所述齐纳二极管的N型注入区和P型注入区位于外延层的N阱中，从硅表面往下依次为P型注入区和N型注入区。该结构的齐纳击穿点远离硅表面，从而改善齐纳击穿值漂移问题。本发明还公开了一种垂直的齐纳二极管的制备方法。
- 一种延长节能灯具使用寿命的复合晶片及其制备方法和应用-201110101447.4
- 廖炎红;廖恩红 - 廖炎红;廖恩红
- 2011-04-20 - 2012-01-18 - H01L29/866
- 本发明公开了一种延长节能灯具使用寿命的复合晶片及其制备方法和应用。复合晶片包括引脚、封装层、电极层和复合晶片层，复合晶片层包括第一晶片层和第二晶片层，复合晶片的制备方法包括将第一晶片层和第二晶片层两种混合配方材料经过预处理、成型、烧结、被电极等工艺形成层叠结构，再经切片和封装而成。将本发明的复合晶片并联在节能灯具的谐振电容两端，延长节能灯具使用寿命。
- 一种齐纳二极管及其制造方法-201010203008.X
- 潘光燃;张立荣 - 北大方正集团有限公司;深圳方正微电子有限公司
- 2010-06-10 - 2011-12-14 - H01L29/866
- 本发明公开了一种齐纳二极管及其制造方法，属于齐纳二极管器件结构设计及其制造技术领域。现有的齐纳二极管存在稳定电压的离散性大、输出噪声电压大以及对工艺制程的依赖性大等缺点。本发明所述齐纳二极管包括半导体衬底，在半导体衬底表面设置上下交叠的两个掺杂区，上面掺杂区的横向面积大于下面掺杂区的横向面积，且上面掺杂区的杂质浓度高于下面掺杂区的杂质浓度，在两个掺杂区的结合部位形成PN结。本发明所述的齐纳二极管输出噪声电压小，稳定电压的离散性小，稳定性高；在制造工艺上更容易实现均匀、稳定的生产。
- 齐纳二极管及其制造方法-200910188618.4
- 吴孝嘉;罗泽煌;孙贵鹏 - 无锡华润上华半导体有限公司;无锡华润上华科技有限公司
- 2009-12-04 - 2011-06-08 - H01L29/866
- 一种齐纳二极管，包括N型衬底，在N型衬底之上的表面氧化膜，在N型衬底内的阳极区，阴极区在阳极区之内，还包括阳极区之内的N型注入区，该N型较低漂移区围住阴极结弧面处。采用本发明的结构可以避免齐纳二极管在阴极结的弧面处击穿，可以较精确地决定齐纳击穿，提高击穿电压的稳定性。
- 一种瞬间电压抑制器及形成瞬间电压抑制器的方法-201010168908.5
- 弗朗西斯·霍;刘先锋;梁晋穗;程小强 - 上海新进半导体制造有限公司
- 2010-04-30 - 2010-09-29 - H01L29/866
- 一种瞬间电压抑制器(TVS)器件，包括：第一导电类型的半导体衬底；和覆盖所述半导体衬底的第二导电类型的第一和第二半导体区域。第二导电类型的半导体层覆盖所述第一和第二半导体区域。TVS器件具有延伸通过半导体层和第一半导体区域并进入到半导体衬底中的第一沟槽；设置在所述第一沟槽中的第二导电类型的填充材料。TVS器件中的箝位二极管具有在填充材料的外扩散区域和半导体衬底的一部分之间的结。该TVS器件还包括形成在半导体层的第一部分中的第一PN二极管；和第二PN二极管，具有在第二半导体区域和半导体衬底之间的结。
- 高稳定性齐纳二极管及其制造方法-200810044071.6
- 钱文生;吕赵鸿 - 上海华虹NEC电子有限公司
- 2008-12-09 - 2010-06-23 - H01L29/866
- 本发明公开了一种高稳定性齐纳二极管，包括：硅衬底；氧化硅，在硅衬底的上表面；P阱，在硅衬底之中；相邻的P型重掺杂区和N型重掺杂区，在P阱之中；二金属电极，在硅衬底的上表面，且分别接触P型重掺杂区和N型重掺杂区；所述齐纳二极管还包括：多晶硅，在N型重掺杂区上方的氧化硅上表面，所述多晶硅接零电位或低电位。本发明还公开了一种上述齐纳二极管的制造方法。本发明的创新之处在于，在N型重掺杂区上方的二氧化硅上淀积多晶硅，多晶硅接零电位。这样，N型重掺杂区表面的电场垂直地指向硅表面，将使得表面电流变成体电流，减小了硅与氧化硅界面处各种不利的因素对齐纳二极管稳定性的影响，从而有效地提高了齐纳二极管的稳定性。
- 低压齐纳二极管新型结构-200920175501.8
- 陈永利 - 朝阳无线电元件有限责任公司
- 2009-08-21 - 2010-04-21 - H01L29/866
- 本实用新型公开了一种低压齐纳二极管新型结构，所述二极管由两个PN结构成，一个是扩散结，另一个是合金结；扩散结包围合金结，合金结的结深近似等于扩散结的结深。它采用扩散和合金的办法，在单晶片上制作双结得到低压齐纳二极管，具有击穿电压低，反向漏电流小，动态电阻低，对档率高等优点。
- 齐纳电压调整二极管-200920171198.4
- 牟广庆 - 朝阳无线电元件有限责任公司
- 2009-08-21 - 2010-04-21 - H01L29/866
- 本实用新型公开了一种齐纳电压调整二极管，包括管芯，所述管芯包括一个PN结，所述PN结双面设置有电极；PN结表面裸露部分和电极之间自PN结向电极方向分别设置有一层Si3N4层和一层SiO2层，所述电极、Si3N4层和SiO2层均为阶梯状结构。它属于低噪声系列稳压管，具有低电压、低漏电的特点，能够在小电流状态稳定工作，广泛应用于低功耗的基准电路及各种精密仪器电路中。
- 专利分类
