“康志潇”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果10个，建议您升级VIP下载更多相关专利

[发明专利]外延工艺的模拟方法-CN202211203201.2在审
发明人：李伟叶;侯翔宇;杨继业;李昊;陆怡;康志潇;张博;刑军军 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2022-09-29 - 公布日： 2022-11-29 - 主分类号： G06F30/347 文献下载
摘要：一种外延工艺的模拟方法，包括：获取待模拟外延工艺，所述待模拟外延工艺包括若干待模拟外延阶段，各待模拟外延阶段具有对应的初始外延时间速率关系模型；获取若干组外延工艺参数，各外延工艺参数包括外延速率和外延时间；根据至少一组外延工艺参数中的外延速率和外延时间对任一所述待模拟外延阶段的初始外延时间速率关系模型进行拟合，获取所述待模拟外延阶段对应的参考外延时间速率关系模型；根据所述若干待模拟外延阶段对应的参考外延时间速率关系模型，获取所述待模拟外延工艺的模拟外延填充量。所述外延工艺的模拟方法改善了深沟槽填充工艺的调整方式，简化了填充工艺的调整步骤，缩短了工艺调整时间，提升了工艺调整效率。
外延工艺模拟方法

[发明专利]SGT结构及其制造方法-CN202110641275.3在审
发明人： 康志潇;蔡晨;李亮 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2021-06-09 - 公布日： 2021-10-15 - 主分类号： H01L29/423 文献下载
摘要：本申请涉及半导体集成电路领域，具体涉及SGT结构及其制造方法。其中方法包括：提供带有沟槽的器件基底层；在沟槽的表面形成第一氧化层，使得第一氧化层表面形貌形成第一填充空间；使得第一填充空间中填充第一多晶硅；回刻蚀第一多晶硅，保留位于第一填充空间下部的第一多晶硅；刻蚀去除位于沟槽上部的第一氧化层，使得回刻蚀后的第一多晶硅上端从剩余第一氧化层的上表面伸出；进行氧化工艺，使得外露沟槽中的结构表面，和回刻蚀剩余第一多晶硅的侧表面被氧化形成第二氧化层；第一多晶硅的侧表面被氧化程度由上至下逐渐减弱，位于沟槽中的第二氧化层表面形貌形成栅多晶硅容置空间；使得栅多晶硅容置空间中填充第二多晶硅，形成栅多晶硅结构。
sgt 结构及其制造方法

[发明专利]防止衬底杂质外扩散的方法-CN201610874748.3在审
发明人：丛茂杰;康志潇 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2016-09-30 - 公布日： 2017-02-08 - 主分类号： H01L21/02 文献下载
摘要：本发明公开了一种防止衬底杂质外扩散的方法，是在外延生长之前，先在衬底侧面形成氧化膜及氮化膜，然后再进行外延生长。具体包含第1步，将背面具有背封氧化层的衬底进行氧化膜生长；第2步，继续进行一层氮化膜生长；第3步，对衬底表面氮化膜进行刻蚀，第4步，对衬底表面氧化膜进行刻蚀。本发明通过在衬底侧面形成氧化膜加氮化膜的包裹，在外延生长时能避免衬底中的杂质从侧壁向外扩散而导致硅片边缘管芯电特性不稳定的问题。
防止衬底杂质扩散方法

[发明专利]防止衬底杂质外扩散的方法-CN201610874737.5在审
发明人：丛茂杰;康志潇 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2016-09-30 - 公布日： 2016-12-21 - 主分类号： H01L21/329 文献下载
摘要：本发明公开了一种防止衬底杂质外扩散的方法，是在外延生长之前，先在衬底侧面形成氧化膜，然后再进行外延生长。具体包含：第1步，将背面具有背封氧化层的衬底进行氧化膜生长；第2步，对衬底正面氧化膜进行刻蚀。本发明通过在衬底侧面形成氧化膜的包裹，在外延生长时能避免衬底中的杂质从侧壁向外扩散而导致硅片边缘管芯电特性不稳定的问题。
防止衬底杂质扩散方法

[发明专利]TVS器件及工艺方法-CN201310717875.9在审
发明人：徐俊杰;袁秉荣;康志潇 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2013-12-23 - 公布日： 2015-06-24 - 主分类号： H01L29/866 文献下载
摘要：本发明公开了一种TVS器件，包含P型衬底上的第一外延层及第二外延层，P型衬底具有背面金属，第一外延层中具有N型埋层，填充氧化物的深隔离沟槽隔离出齐纳二极管、上桥二极管及下桥二极管，第二外延层中具有重掺杂的P型区及重掺杂的N型区，第二外延层表面具有金属前介质层及覆盖在金属前介质层上的顶层金属，所述的齐纳二极管，其阳极是由多个从上至下依次贯穿第二外延层、第一外延层，底部位于P型衬底上的多晶硅深沟槽构成，将传统的平面型器件改为三维立体结构，节省了芯片面积。本发明还公开了所述TVS器件的制造方法。
tvs 器件工艺方法

[发明专利]一种沟槽隔离方法-CN201210089209.0无效
发明人：丛茂杰;康志潇;陈正嵘 -专利权人：上海华虹NEC电子有限公司
申请日： 2012-03-30 - 公布日： 2013-10-23 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种沟槽隔离方法，包括：单晶硅上第一次刻蚀沟槽；进行侧墙介质膜生长；侧墙介质膜回刻蚀，去除部分侧墙介质膜，使沟槽形成上口宽度大，下口宽度小的倾斜结构；在沟槽底部进行第二次刻蚀沟槽；沟槽内介质膜生长；硅片表面介质膜化学机械研磨。本发明的沟槽隔离方法，采用至少两次刻蚀的工艺，能使填充过程中形成的沟槽内介质膜空洞位置远离器件表面的沟槽隔离方法，能避免器件后续生产工艺中介质膜内空洞被打开造成其他化学残留物质进入沟槽内的情况。
一种沟槽隔离方法

[发明专利]刻蚀沟槽多晶硅栅的方法-CN201110340515.2有效
发明人：金勤海;周颖;康志潇 -专利权人：上海华虹NEC电子有限公司
申请日： 2011-11-01 - 公布日： 2013-05-08 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种刻蚀沟槽多晶硅栅的方法，包括以下步骤：第一步，在硅衬底正面上方的外延层刻蚀沟槽，生长栅氧化层，然后淀积多晶硅；第二步，采用各向同性干法刻蚀多晶硅，刻蚀过程中垂直向下的刻蚀速率与水平方向的刻蚀速率相同或者接近；第三步，采用各向异性干法刻蚀多晶硅，将多晶硅回刻至沟槽顶部，使沟槽外的多晶硅被刻蚀干净；刻蚀过程中垂直向下的刻蚀速率远大于水平方向的刻蚀速率。本发明在沟槽多晶硅栅淀积后采用两步干法刻蚀，能够使沟槽内多晶硅栅向下凹陷的程度大大改善，从而改善沟槽内多晶硅栅的形貌。
刻蚀沟槽多晶方法

[发明专利]纵向PN结电压控制变容器及其制备方法-CN201010598399.X无效
发明人：金勤海;张智侃;康志潇 -专利权人：上海华虹NEC电子有限公司
申请日： 2010-12-21 - 公布日： 2012-07-04 - 主分类号： H01L29/93 文献下载
摘要：本发明公开了一种纵向PN结电压控制变容器，为电压控制变容器中的PN结由具有沟槽的外延层和在所述沟槽内壁以及所述外延层上面的离子注入层组成，所述离子注入层具有与所述外延层相反的导电类型，所述PN结制备在掺杂类型与所述外延层相同的衬底上，所述离子注入层连接金属形成所述电压控制变容器的一个电极，所述衬底连接金属形成所述电压控制变容器的另一个电极。上述结构中，引入了沟槽设计，使得两电极间的PN结的结面积变大，加上反向偏压时耗尽区变宽，最终使电容值调节范围变大。本发明还公开了一种纵向PN结电压控制变容器的制备方法。
纵向 pn 电压控制容器及其制备方法

[发明专利]沟槽型双层栅MOS结构的制备方法-CN201010027311.9有效
发明人：金勤海;康志潇;丛茂杰 -专利权人：上海华虹NEC电子有限公司
申请日： 2010-01-20 - 公布日： 2011-07-20 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种沟槽型双层栅MOS结构的制备方法，为：在沟槽内的第一层多晶硅刻蚀至硅表面下预定深度，去除硅平面上和沟槽侧壁的氧化物之后，增加氟离子注入工艺，将氟离子垂直注入到第一层多晶硅表面的步骤；接着去除沟槽侧壁的氧化硅，之后进行热氧化工艺在沟槽侧壁和第一层多晶硅上面生长氧化层。本发明的方法在两层多晶硅之间形成厚度均匀的介质层，避免了原来存在的漏电问题。
沟槽双层 mos 结构制备方法

[发明专利]集成肖特基二极管制造方法-CN200710094183.8有效
发明人：马清杰;康志潇;金勤海 -专利权人：上海华虹NEC电子有限公司
申请日： 2007-10-26 - 公布日： 2009-04-29 - 主分类号： H01L21/82 文献下载
摘要：本发明公开了一种集成肖特基二极管制造方法，低掺杂漏侧墙形成后低压化学气相淀积氧化膜，在N型源漏及P型源漏光刻、注入后进行氧化膜干法刻蚀，在源漏氮气推进后期生长一薄热氧化层。本发明的方法在不改变现有整体工艺顺序、不增加热过程的前提下大幅提高了肖特基二极管的击穿电压的均匀性。
集成肖特基二极管制造方法

1
共 10 条