[发明专利]半导体装置

摘要

本发明提供一种抑制基板层数的增加且可确保所需的传送线路特性的半导体装置。实施方式的半导体装置中，第一、第二存储器芯片上的存储器侧第一总线端子群与电连接于第二中继端子群的控制器侧第一总线端子群是将比特编号增加的方向设为彼此相反的方向而排列，其中所述存储器侧第一总线端子群与由配线图案而连接于配线基板上的第二中继端子群的第一中继端子群电连接。电连接于配线基板上的第三中继端子群的第一、第二存储器芯片上的存储器侧第二总线端子群、与电连接于第三中继端子群的控制器侧第二总线端子群是将比特编号增加的方向设为彼此相同的方向而排列。第一存储器芯片设置于配线基板上，第二存储器芯片设置于第一存储器芯片上，控制器芯片设置于第二存储器芯片上。

主权项

一种半导体装置，其特征在于包括：矩形状的配线基板，其包含：第一边部，与所述第一边部对向的第二边部，分别排列于所述第一边部侧的第一中继端子群及第二中继端子群，将所述第一中继端子群与所述第二中继端子群加以连接的配线图案，及排列于所述第二边部侧的第三中继端子群；矩形状的第一存储器芯片，其包含：配置于所述第一边部侧的第三边部，及沿着所述第三边部排列并且经由接合线而与所述第一中继端子群电连接的存储器侧第一总线端子群；矩形状的第二存储器芯片，其包含：配置于所述第二边部侧的第四边部，及沿着所述第四边部排列并且经由接合线而与所述第三中继端子群电连接的存储器侧第二总线端子群；以及矩形状的控制器芯片，其包含配置于所述第一边部侧的第五边部，沿着所述第五边部排列并且经由接合线而与所述第二中继端子群电连接的控制器侧第一总线端子群，配置于所述第二边部侧的第六边部，及沿着所述第六边部排列并且经由接合线而与所述第三中继端子群电连接的控制器侧第二总线端子群；且所述存储器侧第一总线端子群与所述控制器侧第一总线端子群分别按照比特编号顺序而排列，并且将比特编号增加的方向设为彼此相反的方向而排列，所述存储器侧第二总线端子群与所述控制器侧第二总线端子群分别按照比特编号顺序而排列，并且将比特编号增加的方向设为彼此相同的方向而排列；所述第一存储器芯片设置于所述配线基板上；所述第二存储器芯片设置于所述第一存储器芯片上；所述控制器芯片设置于所述第二存储器芯片上。