[发明专利]通过包括限制材料层在相邻区域上方的侵蚀的选择性的化学反应来在小区域上方形成材料层有效
| 申请号： | 201380079183.4 | 申请日： | 2013-09-27 |
| 公开（公告）号： | CN105556644B | 公开（公告）日： | 2019-04-19 |
| 发明（设计）人： | R·L·布里斯托尔;J·M·布莱克韦尔;S·B·克伦德宁;F·格瑟特莱恩;E·韩;G·M·克洛斯特;J·M·罗伯茨;P·E·罗梅罗;R·胡拉尼 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H01L21/31 | 分类号： | H01L21/31 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 陈松涛;王英 |
| 地址： | 美国加*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种方法，所述方法的一方面包括通过借助于选择性的化学反应单独形成第一多个较薄层中的每个较薄层，来在具有第一表面材料的第一区域上方形成由第一材料构成的第一较厚层。该方法还包括限制第一多个较薄层中的每个较薄层在第二区域上方的侵蚀，该第二区域与第一区域相邻。在具有第二表面材料的第二区域上方形成由第二材料构成的第二较厚层，该第二表面材料与第一表面材料不同。 | ||
| 搜索关键词： | 通过 包括 限制 材料 相邻 区域 上方 侵蚀 选择性 化学反应 小区域 形成 | ||
【主权项】：
1.一种集成电路衬底的制造方法，包括：通过借助于选择性的化学反应单独形成第一多个较薄层中的每个较薄层，来在具有第一表面材料的第一区域上方形成由第一材料构成的第一较厚层；限制所述第一多个较薄层中的每个较薄层在第二区域上方的侵蚀，所述第二区域与所述第一区域相邻；以及在具有第二表面材料的所述第二区域上方形成由第二材料构成的第二较厚层，所述第二表面材料与所述第一表面材料不同，其中，形成所述第二较厚层包括：通过借助于选择性的化学反应单独形成第二多个较薄层中的每个较薄层，来形成所述第二较厚层，其中，限制所述侵蚀包括：在形成所述第一多个较薄层中的所述较薄层与形成所述第二多个较薄层中的所述较薄层之间交替；使所述第一多个较薄层的所述较薄层中的每个较薄层形成为不大于4nm的厚度，以便在所述第二区域上方仅提供有限的侵蚀；以及使所述第二多个较薄层的所述较薄层中的每个较薄层形成为不大于4nm的厚度，以便在所述第一区域上方仅提供有限的侵蚀。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201380079183.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 基板处理装置、加热单元以及半导体装置的制造方法-201780088409.5
- 野内英博;稻田哲明;立野秀人;宫西裕也 - 株式会社国际电气
- 2017-03-29 - 2019-11-05 - H01L21/31
- 本发明提供一种基板处理装置，其具备：反应管，其容纳基板；盖部，其封闭形成于反应管的炉口；加热器，其设置于反应管的炉口附近的侧壁的外周；多个温度传感器，其构成为分别测量反应管的炉口附近的侧壁上的在侧壁的周向上互相不同的多个位置的温度；以及控制部，其构成为基于多个温度传感器的每一个的测量值控制加热器。由此，以防止形成处理室的部件的温度产生局部的不均的方式进行加热。
- 减少焊盘结构结晶缺陷的方法-201510005746.6
- 叶星;张校平;代大全 - 中芯国际集成电路制造（上海）有限公司
- 2015-01-06 - 2019-10-25 - H01L21/31
- 本发明公开了一种减少焊盘结构结晶缺陷的方法，通过对位于焊盘凹槽底部的稀薄而疏松的自然氧化物层进行处理后以进一步疏松或去除该自然氧化物层后，向焊盘凹槽底部通入氧气并采用紫外线照射该氧气以形成臭氧环境，臭氧与顶部金属层暴露的表面发生反应以在位于焊盘凹槽底部的顶部金属层表面生成金属氧化物层，且该金属氧化物层的厚度大于自然氧化物层的厚度，由于该金属氧化物层对焊盘结构表面的保护作用，刻蚀钝化层后残留的氟离子无法穿透该金属氧化物层，从而有效减少了焊盘结构的结晶缺陷，进而提升了器件的性能。
- 基板支撑单元以及具有基板支撑单元的成膜装置-201880012553.5
- 高原刚;花待年彦;巽新 - 日本发条株式会社
- 2018-01-30 - 2019-10-25 - H01L21/31
- 本发明提供基板支撑单元。基板支撑单元具有轴、第一加热器以及工作台。第一加热器位于轴的内部，用于加热轴的上部。工作台位于轴的上部，具有第一板、第一板上的第二板、以及第一板与第二板之间的第二加热器。
- 基板处理装置、半导体装置的制造方法及程序-201780080537.5
- 三村英俊;佐佐木隆史;吉田秀成;冈岛优作 - 株式会社国际电气
- 2017-09-21 - 2019-08-13 - H01L21/31
- 本发明提供一种使形成于晶圆上的膜的面内膜厚均匀性提高的技术。本发明的装置具有：处理室，其对基板进行处理；处理气体喷嘴，其将处理气体供给至处理室内；惰性气体喷嘴，其以基板的中心部的惰性气体浓度比基板的端部的惰性气体浓度低的方式仅将惰性气体供给至处理室内；及排气管，其将处理室内的环境气体排出。在基板的中心部测得的处理气体喷嘴与惰性气体喷嘴之间的角优选为钝角。
- 衬底处理装置、反应管、半导体器件的制造方法及程序-201780082079.9
- 西堂周平;佐佐木隆史;吉田秀成;冈嶋优作 - 株式会社国际电气
- 2017-09-11 - 2019-08-13 - H01L21/31
- 公开了一种使反应管内的处理气体的速度分布在晶片之间均匀的技术。装置具备：衬底保持件，其保持多张衬底；筒部，其设置在反应管内部，具有收纳衬底保持件并对衬底进行处理的处理室；喷管配置室，其划分反应管与筒部之间的间隙而设置；气体喷管，其配置在喷管配置室内，向处理室内供给处理气体；气体供给口，其以供喷管配置室和处理室连通的方式形成于筒部；气体排气口，其以使间隙和处理室连通的方式形成于筒部，将处理室内的环境气体排出到间隙；和排气部，其与反应管连接，对间隙内的环境气体进行排气。
- 一种基于立体封装技术的DDR3存储器-201821831045.3
- 颜军;占连样;王烈洋;唐芳福 - 珠海欧比特宇航科技股份有限公司
- 2018-11-07 - 2019-07-23 - H01L21/31
- 本实用新型公开了一种基于立体封装技术的DDR3存储器，包括引脚底板，引脚底板的上方从下往上依次堆叠有多层电路印刷基板，每一层电路印刷基板的上端还设置有一片DDR3芯片，电路印刷基板上设置有与引脚底板连接的第一引线桥以及与DDR3芯片引脚对应的信号连接脚组；电路印刷基板与引脚底板经灌封、切割后在周边上露出第一、第二引线桥，并在外表面设有镀金连接线；镀金连接线将多层电路印刷基板上的第一引线桥进行关联连接并与第二引线桥关联连接以形成：多片DDR3芯片并联连接，引脚底板的引脚组作为立体封装DDR3存储器对外接入信号与对外输出的物理连接物。本实用新型在保证DDR3容量或位宽扩展的同时，还提高了PCB布线效率并相对降低占用印刷电路板的平面空间。
- 一种碳化硅表面低界面态氧化层的制备方法-201510685998.8
- 王方方;郑柳;杨霏;李玲;李永平;刘瑞;田亮;夏经华;王嘉铭 - 国网智能电网研究院;国家电网公司;国网安徽省电力公司
- 2015-10-21 - 2019-07-12 - H01L21/31
- 本发明提供一种碳化硅表面低界面态氧化层的制备方法，所述方法包括：1)清洗碳化硅外延衬底；2)氧化步骤1)所述衬底；3)于无氧的含磷环境中，退火处理步骤2)所述氧化的碳化硅样品。本发明在传统氧化的基础上，加入磷环境下的退火，有助于提高氧化层质量，实现二氧化硅与碳化硅界面的钝化，降低碳化硅/二氧化硅界面态密度，提高沟道电子迁移率，减小器件的性能退化，工艺简单，适用于工业化生产。
- 在具有高纵横比的凹陷部上蒸镀绝缘膜的方法-201580037489.2
- 金海元;申昌勋;金锡允;郑春植 - 株式会社EUGENE科技
- 2015-06-16 - 2019-06-25 - H01L21/31
- 根据本发明的一实施例，在形成有具有5：1以上的纵横比的凹陷部的基板上，在上述凹陷部上蒸镀绝缘膜的方法包括：绝缘膜层蒸镀步骤，重复执行绝缘膜蒸镀步骤，该绝缘膜蒸镀步骤执行在装载有上述基板的腔的内部注入硅前驱体而在上述基板上吸附硅的吸附步骤、在上述腔的内部去除未反应的硅前驱体及反应副产物的第1净化步骤、在上述腔的内部供给第1反应源而将被吸附的上述硅形成为含硅的绝缘膜的反应步骤以及在上述腔的内部去除未反应的第1反应源和反应副产物的第2净化步骤；以及致密化步骤，施加RF电源而在上述腔的内部形成等离子体气氛，利用上述等离子体气氛将上述含多个绝缘膜的绝缘膜层变得致密，其中，上述RF电源频率是2MHz。
- 封装组件-201822181676.1
- 解士翔 - 歌尔股份有限公司
- 2018-12-24 - 2019-06-21 - H01L21/31
- 本实用新型公开一种封装组件，封装组件包括：基板；多个芯片，均设置在所述基板上，相邻的所述芯片间隔设置；以及封装罩，包括依次连接的多个外壳，每一所述外壳均为朝所述基板敞口的空腔结构，多个所述外壳一一对应罩设多个所述芯片，且所述外壳的敞口边缘与所述基板密封固定。本实用新型技术方案能够提高芯片的封装效率。
- 缓和应力的无定形SiO2中间层-201480058655.2
- 吕蒂斯·达吉斯;安德鲁·克拉克;埃德姆·阿尔昆 - IQE公司
- 2014-10-27 - 2019-06-21 - H01L21/31
- 一种在III‑N层和硅衬底之间形成REO介电层和无定形Si层的方法。该方法包括在衬底上沉积单晶REO。单晶REO在邻近衬底处具有与衬底的晶格常数匹配的晶格常数，并且在邻近上表面处具有与选择的III‑N材料匹配的晶格常数。在REO上形成无定形Si均匀层。在外延生长所需的温度下在无定形Si层上沉积第二层REO，所述外延生长所需的温度使无定形Si层结晶并且在将第一层REO的被选III‑N材料的晶格常数转移至第二层REO后将晶体硅转化为无定形硅，并且被选III‑N材料的单晶层被沉积在第二层REO上。
- 一种低介电常数层的制作方法-201210419650.0
- 周鸣 - 中芯国际集成电路制造（上海）有限公司
- 2012-10-29 - 2019-05-24 - H01L21/31
- 本发明公开了一种低介电常数层的制作方法，本发明所制作的低介电常数层包括两层，下层为采用OMCTS和氧气形成的第一低介电常数层，上层为采用OMCTS和氩气（Ar）形成的第二低介电常数层，由于第二低介电常数层比较硬且具有低介电常数，所以后续抛光过程中作为上层，不易被快速去除，有利于控制抛光速率，保证后续抛光后该电介质层的寄生电阻一致性。
- 片上集成器件栅介质制作方法-201610062069.6
- 向鹏飞;龙飞;王小东;朱坤峰 - 中国电子科技集团公司第四十四研究所
- 2016-01-29 - 2019-05-17 - H01L21/31
- 一种片上集成器件栅介质制作方法，其创新在于，采用相应的适配方法在芯片上分别形成CCD介质层和CMOS介质层；本发明的有益技术效果是：可以明显改善器件参数，降低工艺成本。
- 绝缘层的形成方法、EEPROM及其形成方法-201510100632.X
- 黄鹏;施平 - 中芯国际集成电路制造(上海)有限公司
- 2015-03-06 - 2019-04-26 - H01L21/31
- 本发明提供了一种绝缘层的形成方法、EEPROM及其形成方法。绝缘层的形成方法包括：在形成第一绝缘层上形成第一掩模后，以第一掩模为掩模刻蚀所述第一绝缘层，在所述第一掩模和第一绝缘层内形成第一凹槽，之后在所述第一凹槽的侧壁上形成的侧墙，且所述侧墙露出部分位于所述第一凹槽底部的第一绝缘层；在以所述侧墙为掩模去除第一凹槽底部的第一绝缘层，露出半导体衬底后，在露出的所述半导体衬底上形成第二绝缘层；之后，去除侧墙，以第二绝缘层为掩模减薄第一绝缘层，至露出第一凹槽底部的半导体衬底，并在露出的半导体衬底上形成第三绝缘层。采用上述技术方案中，可在采用现有的光刻机条件下，进一步缩小形成的第三绝缘层尺寸。
- 通过包括限制材料层在相邻区域上方的侵蚀的选择性的化学反应来在小区域上方形成材料层-201380079183.4
- R·L·布里斯托尔;J·M·布莱克韦尔;S·B·克伦德宁;F·格瑟特莱恩;E·韩;G·M·克洛斯特;J·M·罗伯茨;P·E·罗梅罗;R·胡拉尼 - 英特尔公司
- 2013-09-27 - 2019-04-19 - H01L21/31
- 一种方法，所述方法的一方面包括通过借助于选择性的化学反应单独形成第一多个较薄层中的每个较薄层，来在具有第一表面材料的第一区域上方形成由第一材料构成的第一较厚层。该方法还包括限制第一多个较薄层中的每个较薄层在第二区域上方的侵蚀，该第二区域与第一区域相邻。在具有第二表面材料的第二区域上方形成由第二材料构成的第二较厚层，该第二表面材料与第一表面材料不同。
- 衬底处理装置、顶棚部及半导体器件的制造方法-201580006962.0
- 竹胁基哉;小杉哲也;上野正昭 - 株式会社国际电气
- 2015-03-19 - 2019-04-05 - H01L21/31
- 本发明在提高衬底面内的温度均匀性的同时迅速地降低炉内温度。具有：反应管，其对衬底进行处理；加热部，其配置在反应管的外周，且对反应管内进行加热；隔热部，其配置在加热部的外周；流路，其在隔热部上设有多个，且供外部气体或冷却介质流通；和顶棚部，其将隔热部的上表面覆盖，顶棚部具有：第1部件，其形成有与流路连通且将外部气体或冷却介质向流路内供给的供给口；和第2部件，其配置在第1部件之上，在与第1部件之间形成有供外部气体或冷却介质流动的空间，并形成有将空间分割成至少两个空间的分隔部。
- HfN膜的制造方法及HfN膜-201780037112.6
- 都田昌之;佐佐木善和;梅田优;楠原昌树 - 株式会社华哥姆研究所
- 2017-04-14 - 2019-04-02 - H01L21/31
- 提供一种能够对反应部稳定地供给原料且能够长期使用的HfN膜的制造方法及HfN膜。HfN膜的制造方法使用的成膜装置具备：经由配管供给被气化器气化了的原料气体的同时、将该原料气体喷射至与喷嘴表面对向配置的被成膜基板的喷气嘴，所述喷气嘴由以所述配管的导入口为中心扩展的外壁、从该外壁的扩展端部升起的周壁、以及覆盖该周壁的端部的喷嘴表面所构成，其中，按照将反应气体直接供给到反应腔室的方式设置气体供给口，在基座上搭载晶片，原料气体TEMAH的流量为0.2CCM，在反应腔室的压力为4Torr下，基座的温度为250℃以上且270℃以下的范围，反应气体NH3的流量为9.0CCM以上且15.0CCM以下的范围。
- 附着物除去方法-201780048562.5
- 西岛仁;澁谷纪仁 - 新东工业株式会社
- 2017-08-02 - 2019-04-02 - H01L21/31
- 本发明提供一种减少夹具的损伤并效率良好地除去在利用结晶生长进行的成膜工艺中附着于夹具的硬质的附着物的附着物除去方法。该附着物除去方法包括以下的工序：准备与所述夹具相比硬度较低的喷射材料；朝向所述夹具喷射所述喷射材料；以及在所述喷射材料冲撞于所述夹具时在所述附着物的晶界形成破坏的起点，使所述喷射材料进一步冲撞而使所述附着物在晶界脱离。
- 平坦化半导体装置的方法-201410697179.0
- 方伟南;陈建勋;庄子仪 - 联华电子股份有限公司
- 2014-11-27 - 2019-03-26 - H01L21/31
- 本发明公开一种平坦化半导体装置的方法，包括以下步骤。提供一基板，其上方形成一终止层。形成一沟槽，在该基板中。沉积一第一半导体层，均匀覆盖该终止层以及该沟槽。沉积一第二半导体层，填满该沟槽并且覆盖该第一半导体层。进行一化学机械研磨程序，直到该终止层被曝露出来。该化学机械研磨程序对于该第一半导体层的移除速率高于对于该第二半导体层的移除速率。
- 半导体制造用反应室的清洗方法-201780043539.7
- 羽深等;高桥至直;深江功也 - 国立大学法人横滨国立大学;关东电化工业株式会社
- 2017-08-29 - 2019-03-15 - H01L21/31
- 本发明提供一种有效地除去用三氟化氯清洗半导体制造用反应室之后所残留的氟原子的方法。将制造了半导体后的半导体制造用反应室内暴露于三氟化氯中，在除去了所述反应室内所残存的除去对象物之后，将所述反应室内用选自氮、氩、氦和氢中的至少1种气体进行热处理。优选的是，一边测定所述反应室内的温度一边将所述反应室内暴露于三氟化氯中，所述反应室内的温度下降至设定温度后，停止向所述反应室内供给三氟化氯。
- 衬底处理装置、半导体器件的制造方法及电极固定单元-201680086354.X
- 竹田刚;西野达弥;八幡橘 - 株式会社国际电气
- 2016-09-21 - 2019-02-05 - H01L21/31
- 本发明提供下述技术，其具有：反应管，其形成对衬底进行处理的处理室；电极，其设置于上述反应管的外周，并在上述处理室内形成等离子体；电极固定单元，其将上述电极固定；和加热装置，其设置于上述电极固定单元的外周，并对上述反应管内进行加热，其中，上述电极具有用于使该电极与上述电极固定单元的表面隔开一定距离的间隔物。由此，能够提供可进行均匀的衬底处理的技术。
- 等离子体生成装置、衬底处理装置及半导体器件的制造方法-201780031471.0
- 佐藤明博;竹田刚;广地志有 - 株式会社国际电气
- 2017-03-27 - 2019-02-05 - H01L21/31
- 提供能够均匀地处理衬底的技术。提供等离子体生成装置及使用其的技术，所述等离子体生成装置具有连接于高频电源的第1电极和接地的第2电极，上述第1电极与上述第2电极以合计为3根以上的奇数根交替配置，上述第1电极与上述第2电极中的任一者的电极相对于相邻的另两根电极而被共用。
- 低k电介质膜的形成-201510477172.2
- 特洛伊·丹尼尔·里包多;乔治·安德鲁·安东内利 - 朗姆研究公司
- 2015-08-06 - 2019-01-18 - H01L21/31
- 本发明总体上涉及低k电介质膜的形成，描述了用于制备多孔低k电介质膜的方法和设备。在一些实现方式中，所述方法包括使基质内包含成孔剂的前体膜暴露于从弱氧化剂产生的等离子体。所述等离子体也可以包含还原剂物质。在一些实现方式中，所述等离子体是下游等离子体。所述方法的实现方式涉及通过暴露所述等离子体来选择性地去除硅‑有机基质内共存的隔离的有机成孔剂的区域，同时保留与硅基质的主干键合的有机基团。所述方法还导致对所述电介质膜的低损坏。在一些实现方式中，等离子体暴露在暴露于紫外线(UV)辐射之后。
- 柔性封装件-201811060732.4
- 杜茂华 - 三星半导体（中国）研究开发有限公司;三星电子株式会社
- 2018-09-12 - 2019-01-11 - H01L21/31
- 本发明提供一种柔性封装件，该柔性封装件包括：柔性基板；至少一个芯片，贴合在柔性基板的上表面上；导电件，电连接所述至少一个芯片与柔性基板；缓冲层，覆盖所述至少一个芯片的侧表面；以及柔性包封件，封装柔性基板和所述至少一个芯片，其中，缓冲层的延伸率大于柔性包封件的延伸率。根据本发明的示例性实施例的柔性封装件具有改善的可变形性，并且可以防止在其弯曲时出现断裂。
- 利用反向间距加倍工艺形成表面平坦化结构-201821058572.5
- 不公告发明人 - 长鑫存储技术有限公司
- 2018-07-05 - 2019-01-04 - H01L21/31
- 本实用新型提供一种利用反向间距加倍工艺形成表面平坦化结构，所述结构包括：半导体衬底，形成于所述半导体衬底上的反向间隔掩膜层，形成于所述反向间隔掩膜层中的凹槽，及形成于所述凹槽两侧的凸起结构；其中，所述凸起结构具有平坦表面。通过本实用新型解决了因传统有源区域顶部不平坦，导致其有效面积减小的问题。
- 衬底处理装置、金属部件及半导体器件的制造方法-201680085927.7
- 稻田哲明;定田拓也;原大介 - 株式会社国际电气
- 2016-08-10 - 2019-01-04 - H01L21/31
- 本发明提供下述衬底处理装置，其具备：处理室，其收容衬底；处理气体供给系统，其将包含过氧化氢的处理气体导入处理室内；和排气系统，其对处理室内进行排气，其中，处理室、处理气体供给系统及排气系统中的至少任一者由金属部件构成，暴露于处理气体或处理气体液化而产生的液体的金属部件中的至少任一者由包含铁元素的材料构成，金属部件的暴露于处理气体或液体的面的表面由下述层形成，所述层包含通过对金属部件进行烘烤处理而形成的铁的氧化物。由此可降低衬底处理装置的部件所受到的损伤。
- 衬底处理装置、衬底保持件及载置件-201680079936.5
- 平野敦士;竹林雄二;加我友纪直;境正宪;岛田真一 - 株式会社国际电气
- 2016-09-26 - 2018-12-21 - H01L21/31
- 提供能够忽略由晶舟导致的气体消耗的影响的构成。提供下述构成：具备安装有载置衬底的载置部的支柱、和没有安装载置部的辅助支柱的衬底保持件设置为辅助支柱的直径小于支柱的直径，当通过载置部保持衬底时，衬底的端部与支柱之间设置为分开规定长度。
- 基板处理装置、炉口部以及半导体装置的制造方法及程序-201680084578.7
- 大野干雄;梅川纯史;花岛建夫;平松宏朗 - 株式会社国际电气
- 2016-06-07 - 2018-12-21 - H01L21/31
- 提供一种结构，具备：处理室，其至少由反应管和设置于该反应管的下部的炉口部构成；喷嘴，其设置于上述炉口部，并从上述炉口部立起至上述反应管内；气体供给系统，其设置于上述喷嘴的上游侧；遮断部，其构成为设置于上述气体供给系统与上述喷嘴的边界；以及控制部，其分别对上述气体供给系统及上述遮断部进行控制，以使上述遮断部与上述气体供给系统联动，从上述喷嘴向上述处理室内供给气体。
- 衬底处理装置、半导体器件的制造方法及程序-201780014442.3
- 吉野晃生;保井毅;室林正季;原田幸一郎;寺崎正;中山雅则 - 株式会社国际电气
- 2017-03-28 - 2018-12-21 - H01L21/31
- 本发明提供衬底处理装置，其具备：衬底处理室，其具有等离子体生成空间、和衬底处理空间；构成为载置衬底的衬底载置台；电感耦合结构，其具备以卷绕于等离子体生成空间的外周的方式设置的线圈，线圈的电长度为被供给至线圈的高频电力的波长的整数倍，线圈的直径构成为大于衬底的直径；构成为使所述衬底载置台升降的衬底支承台升降部；对等离子体生成空间供给处理气体的气体供给部；和控制部，其构成为控制衬底支承台升降部，以使得当处理衬底时，被载置于衬底载置台的衬底位于比线圈的下端靠下方的高度的位置。由此，当处理衬底时，能够减小在衬底的面上生成的等离子体的密度的偏差，提高衬底处理的面内均匀性。
- 清洁方法、半导体器件的制造方法、衬底处理装置及程序-201780023193.4
- 曾根新;永户雅也;龟田贤治;绀野光太郎 - 株式会社国际电气
- 2017-03-21 - 2018-12-21 - H01L21/31
- 具有(a)准备进行下述处理后的处理容器的工序，所述处理在衬底上形成包含碳或氮中的至少任一者的氧化膜；和(b)向处理容器内供给氟化氢气体，将附着于处理容器内的包含碳或氮中的至少任一者的堆积物除去的工序，其中，在附着于处理容器内的堆积物的蚀刻速率变得大于存在于处理容器内的石英部件的蚀刻速率的条件下，进行(b)。
- 纳米颗粒制造-201780024757.6
- B·L·梅里曼;P·W·莫拉;C·崔 - 罗斯韦尔生物技术股份有限公司
- 2017-02-22 - 2018-12-21 - H01L21/31
- 制造至少一种纳米颗粒的方法，包括提供一个或多个基材并在所述一个或多个基材上沉积物质。物质的至少一部分经加热或退火，因此所述至少一部分在所述一个或多个基材上成珠，这是由于所述物质的内聚力大于基材和物质之间的黏合力。在一些方法中，进行图案生成过程以限定所述至少一部分。还可以选择用于所述物质的物质材料和用于所述一个或多个基材的基材材料的组合，使得所述至少一部分成珠为预定形状。所述物质还可以沉积在具有亚单层厚度或具有间隙的一个或多个基材上以进一步减小纳米颗粒尺寸。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
